特許

J-GLOBAL ID：201103022357104200

半導体記憶装置及びその製造方法

発明者： 遠藤 哲郎 ,  舛岡 富士雄 ,  谷上 拓司 ,  横山 敬 ,  竹内 昇
出願人/特許権者： 舛岡 富士雄 ,  シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：特許公報
出願番号（国際出願番号）：特願2001-142454
公開番号（公開出願番号）：特開2002-299478
特許番号：特許第3933412号
出願日： 2001年03月30日
公開日（公表日）： 2002年10月11日
請求項（抜粋）：

【請求項1】 半導体基板と、 前記半導体基板上に形成された、前記半導体基板と同一導電型の少なくとも1つの島状半導体層と、 前記島状半導体層の側壁の周囲の全部又は一部に形成された電荷蓄積層及び該電荷蓄積層上に層間容量膜を介して形成された制御ゲートから構成される少なくとも1つのメモリセルとを有する半導体記憶装置であって、 前記少なくとも1つのメモリセルが、前記半導体基板と前記島状半導体層との境界部分に形成された前記半導体基板と逆導電型の不純物拡散層、または前記島状半導体層内に形成された前記半導体基板と逆導電型の不純物拡散層の少なくともいずれか一方により、前記半導体基板から電気的に絶縁され、かつ前記電荷蓄積層と前記島状半導体層との間の少なくとも一部の領域で電荷を通過させ得る絶縁膜を有することを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8247 ( 200 6.01) ,  H01L 27/115 ( 200 6.01) ,  H01L 29/792 ( 200 6.01) ,  H01L 29/788 ( 200 6.01)

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371

引用特許：

審査官引用 (1件)

• 半導体記憶装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-126958   出願人：株式会社東芝