特許

J-GLOBAL ID：201103022384370079

半導体記憶装置

発明者： 牧野 英一 ,  渡辺 陽二 ,  加藤 大輔
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  村松 貞男 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願平11-250516
公開番号（公開出願番号）：特開2001-076498
特許番号：特許第3905999号
出願日： 1999年09月03日
公開日（公表日）： 2001年03月23日
請求項（抜粋）：

【請求項1】 複数のワード線と、 前記複数のワード線に交差するように配置されたビット線対と、 前記複数のワード線とビット線対にそれぞれ接続された複数のメモリセルと、 前記ビット線対をプリチャージ及びイコライズするビット線プリチャージイコライズ回路と、 前記ビット線プリチャージイコライズ回路で前記ビット線対をプリチャージ及びイコライズする時に、前記ビット線対が同電位になりプリチャージ及びイコライズ動作が終了するまでの期間を設定する遅延タイマ回路とを具備し、 テストモード時に、外部信号をトリガとする内部活性化信号がプリチャージ状態となった時に、ワード線を非選択にし、且つ前記ビット線プリチャージイコライズ回路で前記ビット線対を一旦プリチャージ及びイコライズし、前記遅延タイマ回路で設定された期間の遅延の後、前記ビット線プリチャージイコライズ回路をオフ状態にすることを特徴とする半導体記憶装置。

IPC (4件)：

G11C 29/04 ( 200 6.01) ,  G11C 11/401 ( 200 6.01) ,  H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01)

FI (3件)：

G11C 29/00 671 K ,  G11C 11/34 371 A ,  H01L 27/10 681 E

引用特許：

出願人引用 (3件)

• 半導体メモリのリークのあるビット線の検出方法
  公報種別：公開公報   出願番号：特願平10-270078   出願人：シーメンスアクチエンゲゼルシヤフト, インターナショナルビジネスマシーンズコーポレーション
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-313709   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-312990   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝

審査官引用 (3件)

• 半導体メモリのリークのあるビット線の検出方法
  公報種別：公開公報   出願番号：特願平10-270078   出願人：シーメンスアクチエンゲゼルシヤフト, インターナショナルビジネスマシーンズコーポレーション
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-313709   出願人：株式会社東芝
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-312990   出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝