特許

J-GLOBAL ID：201103022683189941

メモリ装置およびエラー制御コード復号化方法

発明者： スン-ファン・ソン ,  ジュン・ジン・コン ,  ジェ・ホン・キム ,  キョン・レ・チョ ,  スン・チュン・パク
出願人/特許権者： サムスン エレクトロニクス カンパニー リミテッド
代理人 (3件)： 志賀 正武 ,  渡邊 隆 ,  実広 信哉
公報種別：公表公報
出願番号（国際出願番号）：特願2011-519966
公開番号（公開出願番号）：特表2011-523159
出願日： 2008年07月15日
公開日（公表日）： 2011年08月04日
要約：

メモリ装置およびECC復号化方法が提供される。本発明のメモリ装置は、メモリセルアレイと、前記メモリセルアレイから第1読み出し技法で読み出した第1データを硬判定復号化して出力データおよび前記出力データのエラー情報を生成する第1デコーダと、を含む。また、前記メモリ装置は、前記エラー情報に基づいて前記出力データのエラー比率を判定し、前記エラー比率に応じて軟判定復号化のための追加読み出し命令を前記メモリセルアレイに送信するか否かを決定する制御部と、を含む。メモリ装置によってECC復号化の時間を短縮させることができる。

請求項（抜粋）：

メモリセルアレイと、 前記メモリセルアレイから第1読み出し技法で読み出した第1データを硬判定復号化して出力データおよび前記出力データのエラー情報を生成する第1デコーダと、 前記エラー情報に基づいて前記出力データのエラー比率を判定し、前記エラー比率に応じて軟判定復号化のための追加読み出し命令を前記メモリセルアレイに送信するか否かを決定する制御部と、 を含むことを特徴とするメモリ装置。

IPC (1件)：

G11C 29/42

FI (1件)：

G11C29/00 631D

Fターム (6件)：

5L106AA10 ,  5L106BB12 ,  5L106EE05 ,  5L106FF04 ,  5L106FF05 ,  5L106GG05

引用特許：

出願人引用 (4件)

• ビタビ復号装置及び方法並びにOFDM復調装置
  公報種別：公開公報   出願番号：特願2003-026274   出願人：ソニー株式会社
• 不揮発性半導体記憶システム
  公報種別：公開公報   出願番号：特願2006-184362   出願人：株式会社東芝
• 誤り訂正符号復号装置及び誤り訂正符号復号方法
  公報種別：公開公報   出願番号：特願2010-063320   出願人：株式会社東芝
• 不揮発性半導体記憶装置及び不揮発性記憶システム
  公報種別：公開公報   出願番号：特願2006-234790   出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社

審査官引用 (2件)

• ビタビ復号装置及び方法並びにOFDM復調装置
  公報種別：公開公報   出願番号：特願2003-026274   出願人：ソニー株式会社
• 不揮発性半導体記憶システム
  公報種別：公開公報   出願番号：特願2006-184362   出願人：株式会社東芝