特許
J-GLOBAL ID:201103022839779400
不揮発性半導体メモリ
発明者:
,
,
,
,
,
,
,
出願人/特許権者:
,
,
代理人 (7件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 酒井 將行
, 荒川 伸夫
, 野田 久登
公報種別:特許公報
出願番号(国際出願番号):特願2001-026030
公開番号(公開出願番号):特開2002-230983
特許番号:特許第4671512号
出願日: 2001年02月01日
公開日(公表日): 2002年08月16日
請求項(抜粋):
【請求項1】 不揮発性トランジスタを含む複数のメモリセルが行列状に配置されたメモリアレイで構成されたメモリブロックと、
上記メモリアレイと置換することのできるダミーメモリアレイと、
上記ダミーメモリアレイと上記メモリブロック内の1つのメモリアレイを複数のヒューズ素子の選択的なトリミング処理によって生成される多ビットのヒューズ信号に基づいて置換することのできる第1の手段と、
上記ダミーメモリアレイと上記メモリブロック内の1つのメモリアレイを上記ダミーメモリアレイを含む置換回路によらず、疑似レジスタに上記ヒューズ信号に対応する多ビットのデータをセットすることで置換することのできる第2の手段と、
上記第1の手段で行う上記メモリアレイと上記ダミーメモリアレイの置換の実施前に当該第2の手段によって、上記第1の手段で行う上記メモリアレイと上記ダミーメモリアレイの置換を行い、上記第1の手段による置換の実施後には、上記第2の手段による置換処理が設定されている場合でも上記第1の手段による置換を優先させる手段と、
上記第2の手段による置換処理が設定されているときに上記第1の手段による置換処理を行った場合に上記第1の手段による置換処理が正しく行われたことを確認するために、上記第1の手段によってダミーメモリアレイとメモリブロック内の1つのメモリアレイの置換を行う情報である上記ヒューズ信号と、上記第2の手段による置換処理の情報である上記疑似レジスタにセットされたデータとを、上記複数のヒューズ素子を含む置換回路および上記疑似レジスタに接続されたデータ線を介して読み出して比較する手段とを備えた不揮発性半導体メモリ。
IPC (3件):
G11C 16/02 ( 200 6.01)
, G11C 16/06 ( 200 6.01)
, G11C 29/04 ( 200 6.01)
FI (8件):
G11C 17/00 601 Z
, G11C 17/00 611 Z
, G11C 17/00 612 Z
, G11C 17/00 631
, G11C 17/00 632 A
, G11C 17/00 633 Z
, G11C 17/00 639 B
, G11C 29/00 603 J
引用特許:
前のページに戻る