半導体装置およびその作製方法

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2010-173271
公開番号（公開出願番号）：特開2011-054942
出願日： 2010年08月02日
公開日（公表日）： 2011年03月17日
要約：

【課題】画素部の開口率を高くしながら、駆動回路部の特性を向上させた半導体装置を提供することを課題とする。または、消費電力の低い半導体装置を提供することを課題とする。または、しきい値電圧を制御できる半導体装置を提供することを課題とする。【解決手段】絶縁面を有する基板と、基板上に設けられた画素部と、画素部を駆動する駆動回路の少なくとも一部を有し、画素部を構成するトランジスタおよび駆動回路を構成するトランジスタは、トップゲートボトムコンタクト型のトランジスタであって、画素部においては、電極および半導体層が透光性を有し、駆動回路における電極は、画素部のトランジスタが有するいずれの電極よりも低抵抗である半導体装置である。【選択図】図1

請求項（抜粋）：

同一基板上に第1の薄膜トランジスタを有する画素部と第2の薄膜トランジスタを有する駆動回路部を有し、前記第1の薄膜トランジスタは、基板上に第1のソース電極層と、第1のドレイン電極層と、前記第1のソース電極層及び前記第1のドレイン電極層と電気的に接続するように設けられた酸化物半導体層と、前記酸化物半導体層を覆うように設けられたゲート絶縁層と、前記酸化物半導体層と重なる領域の前記ゲート絶縁層上に設けられた第1のゲート電極層と、前記第1のゲート電極層を覆うように設けられた保護絶縁層と、前記保護絶縁層上に画素電極層と、を有し、前記第1の薄膜トランジスタの前記第1のソース電極層、前記第1のドレイン電極、前記酸化物半導体層、前記ゲート絶縁層、前記第1のゲート電極層、前記保護絶縁層、及び前記画素電極層は、透光性を有し、前記第2の薄膜トランジスタの第2のゲート電極層は、前記保護絶縁層で覆われ、前記第2の薄膜トランジスタの第2のソース電極層、第2のドレイン電極層、及び前記第2のゲート電極層は、前記第1の薄膜トランジスタの前記第1のソース電極層、前記第1のドレイン電極層及び前記第1のゲート電極層と材料が異なり、前記第1の薄膜トランジスタの前記第1のソース電極層、前記第1のドレイン電極層及び前記第1のゲート電極層よりも低抵抗の導電材料である半導体装置。

IPC (10件)：

H01L 29/786 , H01L 29/417 , H01L 29/49 , H01L 29/423 , H01L 21/28 , H01L 27/08 , H01L 27/088 , H01L 21/823 , H01L 27/06 , G02F 1/136

FI (15件)：

H01L29/78 616V , H01L29/78 618B , H01L29/78 617M , H01L29/78 616U , H01L29/78 617L , H01L29/78 617N , H01L29/78 613Z , H01L29/50 M , H01L29/58 G , H01L21/28 301R , H01L21/28 301B , H01L27/08 331E , H01L27/08 102D , H01L27/06 102A , G02F1/1368

Fターム (162件)：

2H092GA51 , 2H092GA59 , 2H092GA60 , 2H092HA03 , 2H092HA04 , 2H092HA06 , 2H092JA25 , 2H092JA35 , 2H092JA36 , 2H092JA40 , 2H092JA44 , 2H092JB52 , 2H092JB57 , 2H092JB58 , 2H092JB69 , 2H092KA08 , 2H092KA12 , 2H092KA19 , 2H092KA22 , 2H092KB05 , 2H092KB14 , 2H092KB22 , 2H092KB24 , 2H092MA05 , 2H092MA07 , 2H092MA18 , 2H092MA19 , 2H092NA07 , 2H092NA22 , 2H092NA27 , 2H092NA28 , 2H092PA06 , 2H092PA08 , 2H092PA09 , 2H092QA07 , 2H092QA09 , 2H092QA10 , 2H092QA13 , 2H092QA14 , 4M104AA09 , 4M104AA10 , 4M104BB02 , 4M104BB04 , 4M104BB05 , 4M104BB06 , 4M104BB09 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB29 , 4M104BB36 , 4M104BB39 , 4M104CC01 , 4M104CC05 , 4M104DD07 , 4M104DD16 , 4M104DD17 , 4M104DD18 , 4M104DD20 , 4M104DD64 , 4M104DD65 , 4M104FF08 , 4M104FF13 , 4M104FF21 , 4M104FF22 , 4M104GG09 , 4M104GG14 , 4M104HH16 , 5F048AB07 , 5F048AB10 , 5F048AC01 , 5F048AC04 , 5F048AC10 , 5F048BA14 , 5F048BA15 , 5F048BA16 , 5F048BB09 , 5F048BB12 , 5F048BB14 , 5F048BC16 , 5F048BF01 , 5F048BF02 , 5F048BF06 , 5F048BF07 , 5F048BF16 , 5F110AA03 , 5F110AA06 , 5F110AA09 , 5F110BB02 , 5F110CC05 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD06 , 5F110DD12 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110DD24 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE11 , 5F110EE14 , 5F110EE23 , 5F110EE30 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF05 , 5F110FF09 , 5F110FF28 , 5F110FF29 , 5F110FF35 , 5F110FF36 , 5F110GG01 , 5F110GG02 , 5F110GG04 , 5F110GG07 , 5F110GG12 , 5F110GG13 , 5F110GG14 , 5F110GG15 , 5F110GG43 , 5F110GG57 , 5F110HK01 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK17 , 5F110HK22 , 5F110HK33 , 5F110HL01 , 5F110HL07 , 5F110HL09 , 5F110HM03 , 5F110NN02 , 5F110NN03 , 5F110NN05 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN71 , 5F110NN72 , 5F110NN78 , 5F110PP01 , 5F110PP10 , 5F110PP13 , 5F110PP35 , 5F110QQ02 , 5F110QQ06 , 5F110QQ19

引用特許：

審査官引用 (5件)

薄膜トランジスタパネル
公報種別：公開公報出願番号：特願2005-054402 出願人：カシオ計算機株式会社
薄膜トランジスタおよびアクティブマトリクス基板
公報種別：公開公報出願番号：特願2002-209595 出願人：シャープ株式会社
表示装置およびその製造方法
公報種別：公開公報出願番号：特願2006-125195 出願人：凸版印刷株式会社

全件表示

前のページに戻る