特許
J-GLOBAL ID：201103025194848842

半導体発光素子及びその製造方法

発明者：
村本 衛司

村本 衛司 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2010-055029
公開番号（公開出願番号）：特開2011-192675
出願日： 2010年03月11日
公開日（公表日）： 2011年09月29日
要約：
【課題】リーク電流を十分に抑制した半導体発光素子及びその製造方法を提供する。【解決手段】発光部23を含む積層体20と、積層体20の第1主面20aに選択的に設けられた第1電極30と、積層体20の第1主面20aとは反対側の第2主面20bに選択的に設けられた第2電極40と、積層体20の第2主面20bの側に、接合金属61を介して接合された支持基板60と、積層体20において、第2主面20bを除く少なくとも側面20cに設けられた保護膜80と、第2主面20bにおける第2電極40が設けられていない領域と、接合金属61と、の間、及び保護膜80における第2主面20bの側の保護主面80aと、接合金属61と、の間に設けられた誘電体膜50と、を備える。【選択図】図1
請求項（抜粋）：
第1導電型の第1半導体層、第2導電型の第2半導体層及び前記第1半導体層と前記第2半導体層との間に設けられた発光部を含む積層体と、 前記積層体の第1主面に選択的に設けられた第1電極と、 前記積層体の前記第1主面とは反対側の第2主面に選択的に設けられた第2電極と、 前記積層体の前記第2主面の側に、接合金属を介して接合された支持基板と、 前記積層体において、前記第2主面を除く少なくとも側面に設けられた保護膜と、 前記第2主面における前記第2電極が設けられていない領域と、前記接合金属と、の間、及び前記保護膜における前記第2主面の側の面と、前記接合金属と、の間に設けられた誘電体膜と、 を備えたことを特徴とする半導体発光素子。
IPC (2件)：
H01L 33/32 ,  H01L 21/306
FI (2件)：
H01L33/00 186 ,  H01L21/302 105A
Fターム (14件)：
5F004BA04 ,  5F004DA00 ,  5F004DB19 ,  5F004EA23 ,  5F041AA03 ,  5F041AA08 ,  5F041AA43 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F041CA74 ,  5F041CA77 ,  5F041CB11 ,  5F041CB15
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM