特許
J-GLOBAL ID：201103028390759229
判定帰還等化におけるエラー伝搬抑制方法及び装置
発明者：
出願人/特許権者：
代理人 (2件)：
林 恒徳
, 土井 健二
公報種別：特許公報
出願番号（国際出願番号）：特願平11-372362
公開番号（公開出願番号）：特開2001-184799
特許番号：特許第3794889号
出願日： 1999年12月28日
公開日（公表日）： 2001年07月06日
請求項（抜粋）：
【請求項1】複数の判定帰還型パスを持つ判定帰還型等化器のエラー伝搬抑制方法において、
第1の判定帰還型パスのエラー伝搬検出を行う第1のエラー伝搬検出ステップと、
第2の判定帰還型パスのエラー伝搬検出を行う第2のエラー伝搬検出ステップと、
イレージャ領域外では、第1のエラー伝搬検出ステップによるエラー伝搬検出に応じて、前記第1の判定帰還型パスのエラー伝搬抑制を行うステップと、
イレージャ終了時点では、選択されたパスのエラー伝搬検出結果により、選択されたパスのエラー伝搬抑制を行うステップとを有することを
特徴とする判定帰還等化におけるエラー伝搬抑制方法。
IPC (3件)：
G11B 20/10 ( 200 6.01)
, G11B 20/18 ( 200 6.01)
, H04L 1/00 ( 200 6.01)
G11B 20/10 321 Z
, G11B 20/18 542 A
, H04L 1/00 B
