特許
J-GLOBAL ID：201103028699875800
半導体装置のダメージ評価方法
発明者：
出願人/特許権者：
代理人 (1件)：
木村 満
公報種別：特許公報
出願番号（国際出願番号）：特願平11-302312
公開番号（公開出願番号）：特開2001-127127
特許番号：特許第3332022号
出願日： 1999年10月25日
公開日（公表日）： 2001年05月11日
請求項（抜粋）：
【請求項1】ソース領域とチャネル領域とドレイン領域とを含む素子領域が形成された半導体基板と、前記半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、ヴィア形成領域と測定パッド領域と前記チャネル領域に対向するゲート電極領域とを有する導電層と、前記ゲート絶縁膜及び前記導電層上に形成された層間絶縁膜と、を備える構造のダメージ評価用素子を形成する素子形成工程と、前記ヴィア形成領域上の前記層間絶縁膜にヴィアを形成し、前記測定パッド領域上の前記層間絶縁膜に、前記ヴィアよりも大口径のホールを形成するヴィア形成工程と、前記ホール内の前記測定パッド領域にプローブを接触させて、前記ダメージ評価用素子の電気的特性を測定する第1の測定工程と、を備えることを特徴とするダメージ評価方法。
IPC (2件)：
FI (3件)：
H01L 21/66 Y
, H01L 21/66 V
, H01L 29/78 301 T
