特許
J-GLOBAL ID：201103029051115556

半導体集積回路装置、半導体集積回路配線方法およびセル配置方法

発明者：
五十嵐 睦典

五十嵐 睦典 について

, 
三橋 隆

三橋 隆 について

, 
村方 正美

村方 正美 について

, 
山田 正昭

山田 正昭 について

, 
南 文裕

南 文裕 について

, 
秋山 寿博

秋山 寿博 について

, 
青木 孝哲

青木 孝哲 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願平11-175930
公開番号（公開出願番号）：特開2000-082743
特許番号：特許第3964575号
出願日： 1999年06月22日
公開日（公表日）： 2000年03月21日
請求項（抜粋）：
【請求項1】 複数の単位素子が形成された半導体領域と、 前記半導体領域の上層に形成され、第n(n≧2)層配線が、第n-1層配線と互いに直交するm(m≧2)層の配線により、X-Y方向の基準配線格子を形成する基準配線層と、 前記基準配線層の上層に位置し、互いに直交する第m+1層配線と第m+2層配線により、前記基準配線格子に対して45度または135度の角度で交差する斜め配線格子を形成する斜め配線層とを具備し、 前記斜め配線層は、その第m+1層配線間及び第m+2層配線間の配線ピッチが、前記基準配線層のそれぞれの層の配線間の配線ピッチに対して√2倍に設定されるとともに、その第m+1層配線及び前記第m+2層配線の配線幅が、前記基準配線層のそれぞれの層の配線幅に対して√2倍に設定される ことを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/82 ( 200 6.01) ,  G06F 17/50 ( 200 6.01)
FI (2件)：
H01L 21/82 W ,  G06F 17/50 658 E
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM