特許
J-GLOBAL ID:201103029467116853
ICテスタ
発明者:
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願平11-226525
公開番号(公開出願番号):特開2001-051021
特許番号:特許第3601680号
出願日: 1999年08月10日
公開日(公表日): 2001年02月23日
請求項(抜粋):
【請求項1】レートメモリに格納された周期情報に基づいて、レート信号を出力し、このレート信号を、エッジメモリのタイミング情報に基づいて、フォーマッタが、遅延させ、エッジを出力し、このエッジを用いて、被試験対象の試験を行うICテスタにおいて、前記周期情報と前記タイミング情報とを入力し、タイミングエラーを求める演算部を設けたことを特徴とするICテスタ。
IPC (2件):
G01R 31/28
, G01R 31/3183
FI (2件):
G01R 31/28 H
, G01R 31/28 Q
引用特許:
出願人引用 (7件)
-
特開昭62-075359
-
特開昭62-079377
-
LSI試験装置
公報種別:公開公報
出願番号:特願平9-035935
出願人:横河電機株式会社
全件表示
前のページに戻る