特許
J-GLOBAL ID:201103029739652806
半導体記憶装置
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
前田 弘
, 小山 廣毅
公報種別:特許公報
出願番号(国際出願番号):特願平11-024813
公開番号(公開出願番号):特開2000-223589
特許番号:特許第3618241号
出願日: 1999年02月02日
公開日(公表日): 2000年08月11日
請求項(抜粋):
【請求項1】ソースが互いに接続された第1のトランジスタ及び第2のトランジスタと、一方の電極が前記ソースと接続されたデータ蓄積用のキャパシタとを有する第1のメモリセルの集合からなる第1のメモリセルアレイと、一のトランジスタと、該一のトランジスタのソースに接続されたデータ蓄積用のキャパシタとを有する第2のメモリセルの集合からなる第2のメモリセルアレイとが、一の半導体チップ上に形成されており、前記第1のメモリセルの第1のトランジスタのドレインと接続された第1のビット線と、前記第1のメモリセルの第2のトランジスタのドレインと接続された第2のビット線とは互いに平行に延びており、前記第2のメモリセルの一のトランジスタのドレインと接続された一のビット線と、前記一のトランジスタに隣接する他のトランジスタのドレインと接続され、前記一のビット線と対をなす他のビット線とは互いに平行に延びており、前記第1のビット線と前記第2のビット線とのピッチと、前記一のビット線と前記他のビット線とのピッチとは互いに等しいことを特徴とする半導体記憶装置。
IPC (5件):
H01L 21/8242
, G11C 11/401
, G11C 11/41
, H01L 27/10
, H01L 27/108
FI (8件):
H01L 27/10 321
, H01L 27/10 461
, G11C 11/34 345
, G11C 11/34 371 Z
, H01L 27/10 681 E
, H01L 27/10 621 Z
, H01L 27/10 681 A
, H01L 27/10 681 B
引用特許: