パターン発生回路

発明者： ,
出願人/特許権者：
代理人 (7件)：志賀正武 , 高橋詔男 , 渡邊隆 , 青山正和 , 鈴木三義 , 西和哉 , 村山靖彦
公報種別：特許公報
出願番号（国際出願番号）：特願平11-144114
公開番号（公開出願番号）：特開2000-339994
特許番号：特許第4192336号
出願日： 1999年05月24日
公開日（公表日）： 2000年12月08日
請求項（抜粋）：

【請求項1】プログラムに記述されたシーケンスに従ってアドレスパターン発生命令とデータパターン発生命令とを出力するシーケンス制御手段と、前記シーケンス制御手段から出力されるアドレスパターン発生命令に基づきアドレスパターンを発生して該アドレスパターンをなすアドレスを順次出力するアドレスパターン発生手段と、前記シーケンス制御部から出力されるデータパターン発生命令に基づき前記アドレスパターンに対応するデータパターンを発生して該データパターンをなすデータを順次出力するデータパターン発生手段と、前記シーケンス制御手段から出力されるパターン記憶命令に従って前記アドレスパターン発生手段から順次出力されるアドレスを記憶する複数の記憶レジスタと、前記記憶レジスタの中から前記シーケンス制御手段から出力されるパターン選択命令に従った記憶レジスタを選択する選択回路とを有し、当該選択回路で選択された記憶レジスタに記憶されたアドレスを順次出力するアドレス記憶手段と、前記アドレス記憶手段から出力されるアドレスに基づき、前記データパターン発生手段から出力されるデータを被測定対象に適合する物理データに変換するデータスクランブル手段と、前記データスクランブル手段から出力されるデータに対して前記アドレスパターン発生手段から出力されるアドレスの位相を調整する位相調整手段と、を具備することを特徴とするパターン発生回路。

IPC (2件)：

G11C 29/10 ( 200 6.01) , G01R 31/3183 ( 200 6.01)

FI (2件)：

G11C 29/00 657 B , G01R 31/28 Q

引用特許：

審査官引用 (7件)

特開昭59-191197
特開昭59-191197
特開昭64-047972

全件表示

前のページに戻る