特許
J-GLOBAL ID:201103033730997050
半導体装置及びメモリシステム
発明者:
,
出願人/特許権者:
代理人 (19件):
蔵田 昌俊
, 河野 哲
, 中村 誠
, 福原 淑弘
, 峰 隆司
, 白根 俊郎
, 村松 貞男
, 野河 信久
, 幸長 保次郎
, 河野 直樹
, 砂川 克
, 勝村 紘
, 河井 将次
, 佐藤 立志
, 岡田 貴志
, 堀内 美保子
, 竹内 将訓
, 市原 卓三
, 山下 元
公報種別:公開公報
出願番号(国際出願番号):特願2009-279719
公開番号(公開出願番号):特開2011-123609
出願日: 2009年12月09日
公開日(公表日): 2011年06月23日
要約:
【課題】通信時におけるノイズを低減出来る半導体装置及びメモリシステムを提供すること。【解決手段】ホスト機器2との間で通信可能な半導体装置12であって、疑似乱数発生回路32を備え、前記疑似乱数発生回路で生成された疑似乱数に応じてシンボルLIDL0, LIDL1, SYN0, SYN1を生成するシンボル生成部24と、前記シンボルについて8b/10b変換を行う変換部25と、前記8b/10b変換部で変換された前記シンボルを、前記ホスト機器に送信する送信部26とを具備する。【選択図】図3
請求項(抜粋):
ホスト機器との間で通信可能な半導体装置であって、
疑似乱数発生回路を備え、前記疑似乱数発生回路で生成された疑似乱数に応じてシンボルを生成するシンボル生成部と、
前記シンボルについて8b/10b変換を行う変換部と、
前記8b/10b変換部で変換された前記シンボルを、前記ホスト機器に送信する送信部と
を具備することを特徴とする半導体装置。
IPC (3件):
G06F 3/00
, G06K 19/07
, G06F 3/08
FI (4件):
G06F3/00 X
, G06K19/00 M
, G06K19/00 N
, G06F3/08 C
Fターム (7件):
5B035AA00
, 5B035BB09
, 5B035CA11
, 5B065BA05
, 5B065CA06
, 5B065CA12
, 5B065ZA11
引用特許:
前のページに戻る