特許
J-GLOBAL ID：201103033779986240
集積回路及び同期型半導体メモリ装置
発明者：
,
出願人/特許権者：
代理人 (2件)：
大塚 康徳
, 松本 研一
公報種別：特許公報
出願番号（国際出願番号）：特願平11-262545
公開番号（公開出願番号）：特開2000-100158
特許番号：特許第3953691号
出願日： 1999年09月16日
公開日（公表日）： 2000年04月07日
請求項（抜粋）：
【請求項1】 入力信号を受け入れる入力ノードと、
前記入力ノードに連結され、前記入力信号が活性化されてから所定時間が経過した後にパルス状のリセット信号を発生するリセット回路と、
前記入力ノードに連結され、前記入力ノードを通じて入力された前記入力信号を反転させて出力ノードに出力し、前記リセット信号に応じて非活性化されてリセットされるダイナミック反転回路と、
前記ダイナミック反転回路の前記出力ノードに連結されたラッチ回路と、を含む集積回路において、
前記リセット回路は、
前記入力ノードに連結された第1インバータ回路と、
前記第1インバータ回路に連結され、前記第1インバータ回路を介して供給される前記入力ノード上の前記入力信号を遅延させる遅延回路と、
前記第1インバータ回路及び前記遅延回路の出力に従って前記リセット信号を発生するロジック回路とを含み、
前記ラッチ回路は、直列連結された2個のインバータの両端をそれぞれ前記出力ノードに連結することで構成されることを特徴とする集積回路。
IPC (4件)：
G11C 11/407 ( 200 6.01)
, G11C 11/4076 ( 200 6.01)
, G11C 11/417 ( 200 6.01)
, H03K 5/1532 ( 200 6.01)
G11C 11/34 362 S
, G11C 11/34 354 C
, G11C 11/34 305
, H03K 5/00 E
