特許
J-GLOBAL ID：201103034299514205

複数のメモリセルを有するメモリ装置

発明者：
トーマス レーア

トーマス レーア について

, 
ハインツ ヘーニッヒシュミット

ハインツ ヘーニッヒシュミット について

, 
ゲオルク ブラウン

ゲオルク ブラウン について


出願人/特許権者：
インフィネオン テクノロジース アクチエンゲゼルシャフト

インフィネオン テクノロジース アクチエンゲゼルシャフト について


代理人 (4件)： 矢野 敏雄 ,  山崎 利臣 ,  久野 琢也 ,  ラインハルト・アインゼル
公報種別：特許公報
出願番号（国際出願番号）：特願平11-321638
公開番号（公開出願番号）：特開2000-156091
特許番号：特許第4065361号
出願日： 1999年11月11日
公開日（公表日）： 2000年06月06日
請求項（抜粋）：
【請求項1】 それぞれ少なくとも1つの強誘電性のメモリキャパシタ(Cferro)と選択トランジスタ(TG)とを有しており、 ワード線(WL<0>、WL<1>、...)とビット線対(BL<0>、bBL<0>;BL<1>、bBL<1>)とを介して駆動され、 センスアンプ(SA<1>)でビット線対を介して基準セル対(R)から得られた基準信号と読み出し信号とを比較可能であり、 各ビット線(BL<0>、bBL<0>、BL<1>、bBL<1>)に個別に駆動可能なビット線スイッチングトランジスタ(S)が接続されている、 複数のメモリセル(L)を有するメモリ装置において、 1つのセンスアンプ(SA<1>)に隣接する2つのビット線対(BL<0>、bBL<0>;BL<1>、bBL<1>)が配属されており、 2つの短絡素子(SG’)がセンスアンプ(SA<1>)に対向する側のビット線端部に配置されており、第1の短絡素子が第1のビット線対(BL<0>、bBL<0>)の第1のビット線(BL<0>)と第2のビット線対(BL<1>、bBL<1>)の第1のビット線(BL<1>)とを接続しており、第2の短絡素子が第1のビット線対(BL<0>、bBL<0>)の第2のビット線(bBL<0>)と第2のビット線対(BL<1>、bBL<1>)の第2のビット線(bBL<1>)とを接続しており、 第1のビット線対(BL<0>、bBL<0>)を介して基準信号がセンスアンプ(SA<1>)へ印加され、同時に第2のビット線対(BL<1>、bBL<1>)を介して読み出し信号がセンスアンプ(SA<1>)へ印加される(図1、図3) ことを特徴とする複数のメモリセルを有するメモリ装置。
IPC (1件)：
G11C 11/22 ( 200 6.01)
FI (2件)：
G11C 11/22 501 H ,  G11C 11/22 501 F
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM