特許
J-GLOBAL ID：201103034706660084
半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (6件)：
鈴江 武彦
, 村松 貞男
, 橋本 良郎
, 河野 哲
, 中村 誠
, 河井 将次
公報種別：特許公報
出願番号（国際出願番号）：特願2000-197801
公開番号（公開出願番号）：特開2002-016154
特許番号：特許第4068286号
出願日： 2000年06月30日
公開日（公表日）： 2002年01月18日
請求項（抜粋）：
【請求項1】 半導体基板の一方の主面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極材料膜を形成する工程と、
底面が前記半導体基板で構成され且つ側壁が前記半導体基板、前記ゲート絶縁膜、及び前記ゲート電極材料膜で構成され、少なくとも前記ゲート電極材料膜の位置で逆テーパー状の断面形状を有する第1の溝を形成する工程と、
前記第1の溝内に最大幅が前記第1の溝の開口幅よりも狭い第2の溝が形成されるように第1の素子分離絶縁膜を形成する工程と、
前記第1の溝内に位置する前記第1の素子分離絶縁膜の一部を除去して前記第1の溝内に矩形状或いは順テーパー状の断面形状を有する第3の溝を形成する工程と、
前記第3の溝が埋め込まれるように第2の素子分離絶縁膜を形成する工程と、
前記第2の素子分離絶縁膜を形成する工程の後に前記ゲート電極材料膜をパターニングする工程と
を具備することを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/8247 ( 200 6.01)
, H01L 29/788 ( 200 6.01)
, H01L 29/792 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 27/115 ( 200 6.01)
H01L 29/78 371
, H01L 29/78 301 M
, H01L 29/78 301 V
, H01L 29/78 301 P
, H01L 27/10 434
