半導体集積回路装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴木章夫
公報種別：特許公報
出願番号（国際出願番号）：特願平11-241325
公開番号（公開出願番号）：特開2001-068643
特許番号：特許第3367480号
出願日： 1999年08月27日
公開日（公表日）： 2001年03月16日
請求項（抜粋）：

【請求項1】 DRAMのメモリセル部と、周辺回路としてのロジック部とを一つの半導体基板に搭載しているDRAMロジック混載チップの製造方法であって、前記メモリセル部の拡散層に接続するビット線及び容量コンタクト形成部にパッドポリシリコンを形成する工程と、前記パッドポリシリコンを形成した後に前記ロジック部の少なくともMOSトランジスタのソース・ドレイン拡散層の表面に金属シリサイドを形成する工程と、その後に層間絶縁膜を形成しかつこの層間絶縁膜に前記ソース・ドレイン拡散層上の金属シリサイドに接続されるコンタクト孔を開口する工程とを含むことを特徴とする半導体集積回路装置の製造方法。

IPC (2件)：