特許
J-GLOBAL ID：201103035826753910
半導体記憶装置、この半導体記憶装置を搭載した回路基板、および、この半導体記憶装置の接続試験方法
発明者：
,
,
出願人/特許権者：
代理人 (2件)：
古谷 史旺
, 鈴木 榮祐
公報種別：特許公報
出願番号（国際出願番号）：特願平11-124399
公開番号（公開出願番号）：特開2000-315399
特許番号：特許第3771393号
出願日： 1999年04月30日
公開日（公表日）： 2000年11月14日
請求項（抜粋）：
【請求項1】 電源の投入時に、所定の端子の状態を複数回検出する検出部と、
前記検出部による複数回の検出結果がいずれも期待値のときに活性化される試験部と、
内部回路の動作を停止するためのリセット信号を受けるリセット端子とを備え、
前記検出部は、前記リセット信号の連続した2回のエッジ変化時に、それぞれ前記所定の端子の信号レベルを検出することを特徴とする半導体記憶装置。
IPC (4件)：
G11C 29/14 ( 200 6.01)
, G01R 31/02 ( 200 6.01)
, G01R 31/28 ( 200 6.01)
, H01L 27/10 ( 200 6.01)
G11C 29/00 671 T
, G11C 29/00 673 T
, G01R 31/02
, G01R 31/28 B
, H01L 27/10 495
