特許
J-GLOBAL ID：201103038210045229
薄膜トランジスタ基板および液晶表示装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人原謙三国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2001-387961
公開番号（公開出願番号）：特開2003-186047
特許番号：特許第3810681号
出願日： 2001年12月20日
公開日（公表日）： 2003年07月03日
請求項（抜粋）：
【請求項1】 絶縁性表面を有する基板と、
前記基板上に形成され、同一の導電材料層からなるゲート電極およびキャパシタ下部電極と、
第1絶縁層を介して、前記ゲート電極を跨いで形成された高抵抗率半導体のチャネル層と、
前記第1絶縁層を介して、前記キャパシタ下部電極上方に、前記チャネル層と同一材料層で形成された高抵抗率半導体のキャパシタ上部電極下部層と、
前記チャネル層上に形成されたチャネル保護層と、
前記キャパシタ上部電極下部層の接続領域上の限られた領域内にのみ、前記チャネル保護層と同一材料層で形成されたキャパシタ保護層と、
前記チャネル保護層上で分離されて、前記チャネル層上に形成された低抵抗率の1対のソース/ドレイン電極と、
前記限られた領域内のキャパシタ保護層を覆って、かつ、キャパシタ保護層の周囲における前記キャパシタ上部電極下部層上に、前記ソース/ドレイン電極と同一材料層で形成されたキャパシタ上部電極上部層と、
前記ソース/ドレイン電極,前記キャパシタ上部電極上部層を覆って、前記第1絶縁層上に形成された第2絶縁層を貫通し、前記1対のソース/ドレイン電極の一方を露出する第1接続孔、および、前記キャパシタ上部電極上部層の接続領域を露出する第2接続孔と、
前記第2絶縁層上に形成され、前記第1接続孔および第2接続孔で、前記一方のソース/ドレイン電極および前記キャパシタ上部電極上部層と接続された画素電極と、
を有する薄膜トランジスタ基板。
IPC (5件)：
G02F 1/1368 ( 200 6.01)
, G02F 1/1343 ( 200 6.01)
, G02F 1/1333 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
G02F 1/136
, G02F 1/134
, G02F 1/133 505
, H01L 29/78 612 Z
