特許
J-GLOBAL ID：201103038655406370

半導体装置の製造方法及び基板処理装置

発明者：
高澤 裕真

高澤 裕真 について

, 
柄澤 元

柄澤 元 について

, 
▲ひろせ▼ 義朗

▲ひろせ▼ 義朗 について


出願人/特許権者：
株式会社日立国際電気

株式会社日立国際電気 について


代理人 (4件)： 油井 透 ,  阿仁屋 節雄 ,  清野 仁 ,  福岡 昌浩
公報種別：公開公報
出願番号（国際出願番号）：特願2010-119766
公開番号（公開出願番号）：特開2011-249480
出願日： 2010年05月25日
公開日（公表日）： 2011年12月08日
要約：
【課題】従来のCVD法の欠点とALD法の欠点を改善し、薄膜化の要求に応えるとともに、高い成膜速度を実現する。 【解決手段】CVD反応が生じる条件下でそれ単独で固体となる第1元素を含むガスを供給して基板上に第1元素を含む第1の層を形成する工程と、それ単独では固体とならない第2元素を含むガスを供給して第1の層を改質して第1元素および第2元素を含む第2の層を形成する工程と、を1サイクルとしてこのサイクルを1回以上行い、所定膜厚の第1元素および第2元素を含む薄膜を形成する。【選択図】 図3
請求項（抜粋）：
基板を収容した処理容器内にCVD反応が生じる条件下でそれ単独で固体となる第1元素を含むガスを供給することで、前記基板上に前記第1元素を含む第1の層を形成する工程と、 前記処理容器内にそれ単独では固体とならない第2元素を含むガスを供給することで、前記第1の層を改質して前記第1元素および前記第2元素を含む第2の層を形成する工程と、 を1サイクルとして、このサイクルを1回以上行うことで、所定膜厚の前記第1元素および前記第2元素を含む薄膜を形成する ことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/31 ,  C23C 16/44
FI (2件)：
H01L21/31 B ,  C23C16/44 A
Fターム (37件)：
4K030AA03 ,  4K030AA06 ,  4K030AA09 ,  4K030AA11 ,  4K030AA13 ,  4K030AA14 ,  4K030AA17 ,  4K030BA26 ,  4K030BA27 ,  4K030BA29 ,  4K030BA35 ,  4K030BA40 ,  4K030CA12 ,  4K030FA10 ,  4K030GA06 ,  4K030HA01 ,  4K030JA09 ,  4K030KA41 ,  4K030LA15 ,  5F045AB31 ,  5F045AB32 ,  5F045AB33 ,  5F045AC05 ,  5F045AC07 ,  5F045AC11 ,  5F045AC12 ,  5F045AC15 ,  5F045AD10 ,  5F045AE21 ,  5F045AF03 ,  5F045BB02 ,  5F045BB09 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EE19 ,  5F045EF03
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM