特許
J-GLOBAL ID:201003099993938117
半導体装置の製造方法及び基板処理装置
発明者:
,
,
,
出願人/特許権者:
代理人 (4件):
油井 透
, 阿仁屋 節雄
, 清野 仁
, 福岡 昌浩
公報種別:公開公報
出願番号(国際出願番号):特願2008-224224
公開番号(公開出願番号):特開2010-062230
出願日: 2008年09月02日
公開日(公表日): 2010年03月18日
要約:
【課題】 化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成する。【解決手段】 CVD反応が生じる条件下で基板に対してジクロロシランを供給して、基板上に数原子層以下のシリコン膜を形成する工程と、ノンプラズマの雰囲気下で基板に対してアンモニアを供給して、シリコン膜のアンモニアによる窒化反応が飽和しない条件下でシリコン膜を熱窒化する工程と、を交互に繰り返すことで、化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成する。【選択図】図1
請求項(抜粋):
ジクロロシランとアンモニアとを用いて処理室内で基板上に窒化シリコン膜を形成する工程を有する半導体装置の製造方法であって、
前記窒化シリコン膜を形成する工程では、
CVD反応が生じる条件下で基板に対してジクロロシランを供給して、基板上に数原子層以下のシリコン膜を形成する工程と、
ノンプラズマの雰囲気下で基板に対してアンモニアを供給して、前記シリコン膜のアンモニアによる窒化反応が飽和しない条件下で前記シリコン膜を熱窒化する工程と、
を交互に繰り返すことで、化学量論的に窒素に対しシリコンが過剰な窒化シリコン膜を形成する
ことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/318
, H01L 21/31
, C23C 16/56
FI (3件):
H01L21/318 B
, H01L21/31 B
, C23C16/56
Fターム (36件):
4K030AA03
, 4K030AA06
, 4K030AA13
, 4K030AA17
, 4K030AA18
, 4K030BA29
, 4K030BA40
, 4K030DA09
, 4K030FA10
, 4K030HA01
, 4K030LA15
, 5F045AA06
, 5F045AB33
, 5F045AC05
, 5F045AC12
, 5F045AD10
, 5F045AE21
, 5F045BB04
, 5F045DP19
, 5F045DP28
, 5F045DQ05
, 5F045EE12
, 5F045EE19
, 5F045EF03
, 5F045EF09
, 5F045EK06
, 5F058BA20
, 5F058BC08
, 5F058BF04
, 5F058BF24
, 5F058BF30
, 5F058BF36
, 5F058BF37
, 5F058BG01
, 5F058BG02
, 5F058BJ01
引用特許: