特許

J-GLOBAL ID：201103038833525213

半導体装置及び半導体装置の駆動方法

発明者： 河江 大輔 ,  魚地 秀貴
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-019968
公開番号（公開出願番号）：特開2011-181167
出願日： 2011年02月01日
公開日（公表日）： 2011年09月15日
要約：

【課題】専有面積が小さく、高集積化、大記憶容量化が可能な半導体装置を提供する。【解決手段】書き込み用トランジスタと読み出し用トランジスタで、共通のビット線を使用することで、単位メモリセル当たりの配線数を削減する。情報の書き込みは、書き込み用トランジスタをオン状態とすることにより、書き込み用トランジスタのソース電極またはドレイン電極の一方と、読み出し用トランジスタのゲート電極が電気的に接続されたノードに、ビット線の電位を供給し、その後、書き込み用トランジスタをオフ状態とすることにより、ノードに所定量の電荷を保持させる。情報の読み出しは、容量素子に接続された信号線を読み出し信号線とするか、もしくは、読み出し用のトランジスタのソース電極またはドレイン電極の一方と接続された信号線を読み出し信号線として、読み出し信号線に読み出し用の電位を供給し、その後、ビット線の電位を検知することで行う。【選択図】図1

請求項（抜粋）：

第1のトランジスタと、第2のトランジスタと、容量素子と、を有するメモリセルと、第1の配線と、第2の配線と、第3の配線と、を有し、 前記第2のトランジスタのソース電極またはドレイン電極の一方と、前記第1のトランジスタのゲート電極は、前記容量素子の一方の電極に電気的に接続され、前記容量素子の他方の電極は、前記第1の配線に電気的に接続され、前記第1のトランジスタのソース電極またはドレイン電極の一方は、異なるメモリセルの第1の配線に電気的に接続され、前記第2のトランジスタのソース電極またはドレイン電極の他方と、前記第1のトランジスタのソース電極またはドレイン電極の他方は、前記第2の配線に電気的に接続され、前記第2のトランジスタのゲート電極は、前記第3の配線と電気的に接続されていることを特徴とする半導体装置。

IPC (4件)：

G11C 11/405 ,  H01L 21/824 ,  H01L 27/108 ,  H01L 29/786

FI (4件)：

G11C11/34 352B ,  H01L27/10 321 ,  H01L29/78 618B ,  H01L29/78 613B

Fターム (106件)：

5F083AD02 ,  5F083AD21 ,  5F083AD69 ,  5F083GA06 ,  5F083GA11 ,  5F083HA02 ,  5F083HA06 ,  5F083JA02 ,  5F083JA05 ,  5F083JA19 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA53 ,  5F083JA56 ,  5F083JA58 ,  5F083JA60 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083PR22 ,  5F083PR33 ,  5F083PR34 ,  5F083PR39 ,  5F083PR40 ,  5F110AA01 ,  5F110AA04 ,  5F110BB04 ,  5F110BB06 ,  5F110CC02 ,  5F110CC05 ,  5F110DD05 ,  5F110DD13 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE09 ,  5F110EE32 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF09 ,  5F110FF28 ,  5F110FF29 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG25 ,  5F110GG28 ,  5F110GG33 ,  5F110GG34 ,  5F110GG35 ,  5F110GG43 ,  5F110GG57 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK05 ,  5F110HK07 ,  5F110HK21 ,  5F110HK22 ,  5F110HK32 ,  5F110HK33 ,  5F110HK35 ,  5F110HK40 ,  5F110HL01 ,  5F110HL04 ,  5F110HL11 ,  5F110HL22 ,  5F110HM03 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN27 ,  5F110NN34 ,  5F110NN35 ,  5F110NN72 ,  5F110NN78 ,  5M024AA04 ,  5M024AA94 ,  5M024BB02 ,  5M024CC02 ,  5M024CC03 ,  5M024CC05 ,  5M024HH01 ,  5M024HH11 ,  5M024PP01 ,  5M024PP03 ,  5M024PP04 ,  5M024PP05 ,  5M024PP07 ,  5M024PP09

引用特許：

審査官引用 (5件)

• ダイナミックランダムアクセスメモリ及びその作動方 法
  公報種別：公開公報   出願番号：特願平3-352993   出願人：ウォンチャンキム
• 特開昭54-142031
  
• 半導体記憶装置およびその動作方法
  公報種別：公開公報   出願番号：特願2000-170600   出願人：ソニー株式会社
• 半導体記憶装置および読み出し方法
  公報種別：公開公報   出願番号：特願2000-278635   出願人：ソニー株式会社
• 特開昭47-027647