特許
J-GLOBAL ID：201103039481542810
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：特許公報
出願番号（国際出願番号）：特願平11-232685
公開番号（公開出願番号）：特開2001-060592
特許番号：特許第3346348号
出願日： 1999年08月19日
公開日（公表日）： 2001年03月06日
請求項（抜粋）：
【請求項1】 素子分離領域により画成されたエピ成長膜上に、第1の酸化膜,べース電極用ポリシリコン膜,絶縁膜をこの順に堆積する工程と、前記べース電極用ポリシリコン膜及び絶縁膜を選択的にエッチングして、真性ベース形成領域を開口して形成する工程と、前記真性ベース形成領域内のエピ成長膜にイオン注入を行って、コレクタを形成する工程と、前記真性ベース形成領域内に露出した前記第1の酸化膜を熱処理により除去した後、前記真性ベース形成領域の側壁にサイドウォールを形成し、該サイドウォールをランプアニール法により酸化処理する工程と、前記サイドウォールを希沸酸液により除去した後、前記真性ベース形成領域の底部及び側壁に第2の酸化膜を形成し、前記コレクタ上のエピ成長膜にイオン注入を行って、コレクタ上にベースを形成する工程と、前記真性ベース形成領域内にエミッタポリシリコン膜を形成し、前記ベース上のエピ成長膜に向けてイオン注入する工程と、前記エミッタポリシリコン膜内に含まれるイオンを熱処理により、ベース上のエピ成長膜に導入してエミッタを形成する工程とを含み、製造過程での真性ベース幅の変動を抑制することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/331
, H01L 29/732
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
