特許
J-GLOBAL ID:201103043225159216
メモリシステム
発明者:
出願人/特許権者:
代理人 (19件):
蔵田 昌俊
, 河野 哲
, 中村 誠
, 福原 淑弘
, 峰 隆司
, 白根 俊郎
, 村松 貞男
, 野河 信久
, 幸長 保次郎
, 河野 直樹
, 砂川 克
, 勝村 紘
, 河井 将次
, 佐藤 立志
, 岡田 貴志
, 堀内 美保子
, 竹内 将訓
, 市原 卓三
, 山下 元
公報種別:公開公報
出願番号(国際出願番号):特願2009-255314
公開番号(公開出願番号):特開2011-100519
出願日: 2009年11月06日
公開日(公表日): 2011年05月19日
要約:
【課題】プログラムディスターブ、リードディスターブの影響やデータリテンションの劣化の影響を除去して信頼性を向上することが可能なメモリシステムを提供する。【解決手段】複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、前記メモリセルの読み出しレベルを変更可能な電圧生成部と、を有する不揮発性半導体記憶装置と、前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、前記制御部は、前記不揮発性半導体記憶装置の使用開始時と時間経過後とで読み出しレベルを変える。【選択図】図10
請求項(抜粋):
複数のメモリセルを含む複数のブロックを有するメモリセルアレイと、
前記メモリセルの読み出しレベルを変更可能な電圧生成部と、
を有する不揮発性半導体記憶装置と、
前記不揮発性半導体記憶装置の書き込み、読み出し、消去を制御する制御部とを具備し、
前記制御部は、前記不揮発性半導体記憶装置の使用開始時と時間経過後とで読み出しレベルを変えることを特徴とするメモリシステム。
IPC (4件):
G11C 16/02
, G06F 12/16
, G11C 16/04
, G11C 16/06
FI (9件):
G11C17/00 613
, G06F12/16 310A
, G11C17/00 601B
, G11C17/00 614
, G11C17/00 622E
, G11C17/00 634E
, G11C17/00 641
, G11C17/00 639C
, G06F12/16 310G
Fターム (26件):
5B018GA04
, 5B018HA40
, 5B018KA12
, 5B018NA06
, 5B018QA14
, 5B125BA02
, 5B125BA19
, 5B125CA19
, 5B125CA27
, 5B125CA28
, 5B125DA03
, 5B125DA09
, 5B125DD05
, 5B125DD06
, 5B125DD08
, 5B125DE08
, 5B125DE12
, 5B125DE16
, 5B125DE20
, 5B125EA05
, 5B125EA10
, 5B125EG16
, 5B125EH08
, 5B125EK01
, 5B125EK02
, 5B125FA01
引用特許:
前のページに戻る