特許
J-GLOBAL ID：201103044928959890

半導体装置

発明者：
和田 真

和田 真 について

, 
松永 範昭

松永 範昭 について

, 
秋元 陽介

秋元 陽介 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (14件)： 勝沼 宏仁 ,  佐藤 泰和 ,  川崎 康 ,  関根 毅 ,  赤岡 明 ,  箱崎 幸雄 ,  出口 智也 ,  山ノ井 傑 ,  木本 大介 ,  重野 隆之 ,  平田 忠雄 ,  角田 賢二 ,  中村 恵子 ,  遠藤 和光
公報種別：公開公報
出願番号（国際出願番号）：特願2009-164993
公開番号（公開出願番号）：特開2011-023420
出願日： 2009年07月13日
公開日（公表日）： 2011年02月03日
要約：
【課題】グラフェンのバリスティック(弾道)伝導性を利用し、パターン形状によらず電気抵抗の上昇を抑えることができ、さらにエレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性に優れた低抵抗配線を備えた半導体装置を提供する。【解決手段】本発明の一態様に係る半導体装置100は、配線層絶縁膜5中に形成されたシングルダマシン構造を有する配線10と、コンタクト層絶縁膜2中に形成され、上層の配線10と下層の導電部材1を電気的に接続するコンタクト3と、コンタクト層絶縁膜2と配線層絶縁膜5との間に形成されたエッチングストッパ膜4と、配線層絶縁膜5上に形成された拡散防止膜6と、を有する。配線10は、芯材14と、芯材14の底面および両側面に接するグラフェン層13と、グラフェン層13の底面および両側面に接する触媒層12と、触媒層12の底面および両側面に接する下地層11とを含む。【選択図】図1
請求項（抜粋）：
基板と、 前記基板上に設けられ、配線溝を有する絶縁膜と、 前記配線溝の側面上および底面上に直接、または他の部材を介在させて設けられた第1の触媒層と、 前記配線溝内に、前記配線溝の側面および底面に沿って、前記第1の触媒層上に前記第1の触媒層に接して設けられた第1のグラフェン層と、 を有する半導体装置。
IPC (3件)：
H01L 21/320 ,  H01L 23/52 ,  H01L 21/768
FI (4件)：
H01L21/88 M ,  H01L21/90 C ,  H01L21/88 R ,  H01L21/90 A
Fターム (58件)：
5F033HH00 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH15 ,  5F033HH16 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ15 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033KK01 ,  5F033KK07 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM11 ,  5F033MM12 ,  5F033MM13 ,  5F033MM21 ,  5F033NN06 ,  5F033NN07 ,  5F033PP02 ,  5F033PP06 ,  5F033PP14 ,  5F033PP26 ,  5F033PP27 ,  5F033QQ00 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR02 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR29 ,  5F033SS04 ,  5F033SS11 ,  5F033XX01 ,  5F033XX05 ,  5F033XX06 ,  5F033XX10 ,  5F033XX25 ,  5F033XX28 ,  5F033XX33
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM