特許
J-GLOBAL ID：201103047876046318
エッジトリガ形Dフリップフロップ回路
発明者：
出願人/特許権者：
代理人 (5件)：
矢野 敏雄
, 山崎 利臣
, 久野 琢也
, アインゼル・フェリックス=ラインハルト
, ラインハルト・アインゼル
公報種別：特許公報
出願番号（国際出願番号）：特願2001-266396
公開番号（公開出願番号）：特開2002-124853
特許番号：特許第3602484号
出願日： 2001年09月03日
公開日（公表日）： 2002年04月26日
請求項（抜粋）：
【請求項1】1つのマスタ回路(MA)及び1つのスレーブ回路(SL)を有するエッジトリガ形Dフリップフロップ回路において、;;数1::前記マスタスイッチの一端はデータ入力端子(D)に接続され、前記第1インバータは、1つの入力端子及び1つの出力端子を有し、前記入力端子は前記マスタスイッチに接続されており、前記スレーブ回路(SL)は、クロック信号(C)により制御されるスレーブスイッチ(T2)と、第2インバータ(I2)と、フィードバックスイッチ(T3)及び第3インバータ(I3)を備えたフィードバックループとを有し、前記スレーブスイッチ(T2)は、前記第1インバータ(I1)の出力端子に接続され、第2インバータ(I2)は、1つの入力端子及び1つの出力端子(Q)を備え、前記入力端子は前記スレーブスイッチ(T2)に接続され、前記フィードバックループは、第2インバータの入力及び出力端子に接続されており、前記マスタスイッチ(T1)及びスレーブスイッチ(T2)は、nチャネル金属酸化物半導体電界効果トランジスタ(MOSFET)であり、前記スレーブ回路内に格納されている情報をセット(S)及びリセット(R)する手段が設けられており、セットスイッチ(T4)が設けられており、該セットスイッチ(T4)の一端は第2インバータ(I2)の入力端子に接続され、他端はグラウンド電位(GND)に接続されており、リセットスイッチ(T5)が設けられており、該リセットスイッチ(T5)の一端は第2インバータ(I2)の出力端子に接続され、他端はグラウンド電位(GND)に接続されており、前記セット及びリセットスイッチ(T4,T5)は、nチャネル金属酸化物半導体電界効果トランジスタ(MOSFET)である、ことを特徴とするエッジトリガ形Dフリップフロップ回路。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
