特許
J-GLOBAL ID：201103048213888141
フラッシュ・メモリにおける書き込み側セル間干渉軽減のための方法および装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (5件)：
岡部 讓
, 岡部 正夫
, 朝日 伸光
, 三山 勝巳
, ▲濱▼口 岳久
公報種別：公表公報
出願番号（国際出願番号）：特願2011-516836
公開番号（公開出願番号）：特表2011-527072
出願日： 2009年06月30日
公開日（公表日）： 2011年10月20日
要約：
フラッシュ・メモリにおける書き込み側セル間干渉軽減のための方法および装置が提供される。フラッシュ・メモリにおける少なくとも1つのターゲット・セルに書き込まれるべきプログラム・データを獲得すること、このターゲット・セルより後にプログラミングされるべき少なくとも1つのアグレッサ・セルに関するプログラム・データの1つまたは複数のビットを獲得すること、および事前補償されたプログラム値を生成することによって、このターゲット・セルに関するセル間干渉を事前補償することによって、フラッシュ・メモリ・デバイスに書き込みが行われる。アグレッサ・セルは、ターゲット・セルと同一のワード線における隣接セル、および/またはターゲット・セルの上位または下位の隣接するワード線におけるセルなどの、ターゲット・セルに隣接する1つまたは複数のセルを備える。ターゲット・セルに関する事前補償されたプログラム値は、オプションとして、フラッシュ・メモリに供給される。
請求項（抜粋）：
フラッシュ・メモリ・デバイスに書き込むための方法であって、
前記フラッシュ・メモリにおける少なくとも1つのターゲット・セルに書き込まれるべきプログラム・データを獲得すること、
前記ターゲット・セルより後にプログラミングされるべき少なくとも1つのアグレッサ・セルに関するプログラム・データの1つまたは複数のビットを獲得すること、および
事前補償されたプログラム値を生成することによって、前記ターゲット・セルに関するセル間干渉を事前補償することを備える方法。
IPC (2件)：
FI (3件)：
G11C17/00 611F
, G11C17/00 622E
, G11C17/00 641
5B125BA02
, 5B125BA19
, 5B125CA14
, 5B125CA19
, 5B125DA03
, 5B125DB02
, 5B125DB08
, 5B125DE08
, 5B125EA05
, 5B125EA10
, 5B125EE19
, 5B125EF02
, 5B125FA01
