特許
J-GLOBAL ID:201103048380715160

不揮発性半導体記憶装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外1名)
公報種別:特許公報
出願番号(国際出願番号):特願平11-108819
公開番号(公開出願番号):特開平11-345888
特許番号:特許第3144552号
出願日: 1999年04月16日
公開日(公表日): 1999年12月14日
請求項(抜粋):
【請求項1】 第1導電型の半導体領域と、前記半導体領域上に形成された絶縁膜と、前記絶縁膜上に形成されたゲート電極と、前記半導体領域内に形成された第2導電型のソース領域と、前記半導体領域内に形成された第2導電型のドレイン領域と、前記半導体領域内に形成され、前記ソース領域と前記ドレイン領域との間に位置するチャネル領域とを備えた不揮発性半導体記憶装置の製造方法であって、前記ソース領域および前記ドレイン領域を形成する前に、前記半導体領域のうち前記チャネル領域となる領域をマスクで覆う工程と、前記半導体領域のうち前記マスクで覆われていない領域に、前記ドレイン領域の少なくとも一部として機能する第2導電型不純物拡散層を形成する工程と、前記マスクを除去する工程と、前記ドレイン領域の一部として機能する前記第2導電型不純物拡散層の一部分および前記チャネル領域の両方を覆うようにして前記ゲート電極を形成するゲート形成工程と、前記ゲート電極の形成後、前記ゲート電極をマスクとして前記半導体領域に第2導電型不純物を注入することによって、前記第2導電型不純物拡散層の不純物濃度よりも高い不純物濃度を持つ他の第2導電型不純物拡散層を前記ゲート電極に対して自己整合的に形成する工程と、前記他の第2導電型不純物拡散層を形成した後、前記ゲート電極および前記第2のゲート電極の側面にサイドウォールスペーサを形成する工程と、前記ゲート電極の形成後に、少なくとも前記ゲート電極をマスクとして前記半導体領域に第2導電型不純物を注入することによって前記ソース領域および前記ドレイン領域の形成を完了する高レベルドーピング工程とを包含し、前記ゲート形成工程は、前記ゲート電極によってオーバーラップされる前記第2導電型不純物拡散層の前記一部分が、チャネル長方向に沿って横方向に不純物濃度一定の均一領域を含むように実行される不揮発性半導体記憶装置の製造方法。
IPC (4件):
H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (2件):
H01L 29/78 371 ,  H01L 27/10 434
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る