特許
J-GLOBAL ID：200903061116376100
フラッシュEEPROM装置及びその製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平9-191004
公開番号（公開出願番号）：特開平10-074850
出願日： 1997年07月16日
公開日（公表日）： 1998年03月17日
要約：
【要約】【課題】 フラッシュEEPROM装置及びその製造方法を提供する。【解決手段】 第1導電型の半導体基板21と、半導体基板21の表面付近のチャンネル領域の両面に形成されて、第1導電型と反対である第2導電型の不純物がドーピングされたソース領域23及びドレイン領域25と、ソース領域23と隣接したチャンネル領域に形成されて、第1導電型の不純物がドーピングされた第1不純物領域と、ドレイン領域25と隣接したチャンネル領域に形成されて、第2導電型の不純物がドーピングされた第2不純物領域と、チャンネル領域上の半導体基板21上に順次に形成されたゲート絶縁膜、浮遊ゲート27、層間絶縁膜、調節ゲート29とを備えることにより、フラッシュEEPROM装置のセルの集積度とプログラムの効率が増加されて、低電圧と低電力でプログラムすることができる。かつ、バイト単位で消去することができ、過度消去とゲート妨害が相当抑制される。
請求項（抜粋）：
第1導電型の半導体基板と、前記半導体基板の表面の付近のチャンネル領域の両面に形成されて、前記第1導電型と反対である第2導電型の不純物がドーピングされたソース領域及びドレイン領域と、前記ソース領域と隣接した前記チャンネル領域に形成されて、前記第1導電型の不純物がドーピングされた第1不純物領域と、前記ドレイン領域と隣接した前記チャンネル領域に形成されて、前記第2導電型の不純物がドーピングされた第2不純物領域と、前記チャンネル領域上の半導体基板上に順次に形成されたゲート絶縁膜、浮遊ゲート、層間絶縁膜、調節ゲートとを備えることを特徴とするフラッシュEEPROM装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
