特許
J-GLOBAL ID：201103049842392937

情報処理装置、画像形成装置及び情報処理プログラム

発明者：
平田 聡

平田 聡 について


出願人/特許権者：
株式会社リコー

株式会社リコー について


代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2010-063273
公開番号（公開出願番号）：特開2011-197952
出願日： 2010年03月18日
公開日（公表日）： 2011年10月06日
要約：
【課題】CPUに対してエラーが発生した場合、CPUの正常な動作が確認された後エラーが発生した直後までにCPUがアクセス先に対してアクセスした内容を保存可能な情報処理技術を提供する。【解決手段】CPUI/F102は、CPU100からアクセス先に対して送信された信号をデコードして、アクセス先に介在する仲介モジュール及びアクセスログ記録部101に送信する。アクセスログ記録部101は、CPUI/F102が送信した信号を用いてアクセスログを生成して内部RAM112に記憶させる。DMA109は、CPU100に対してエラーが発生したことをシステムコントローラ105が検出した場合、内部RAM112に記憶されたアクセスログを不揮発性RAM208に記憶させる。【選択図】図1
請求項（抜粋）：
情報処理装置に対して仲介モジュールを介して接続されたモジュール又はデバイスであるアクセス先に対してCPU(Central Processing Unit)から送信された信号を受け付け、当該信号をデコードして、前記アクセス先に介在する前記仲介モジュール及びログ記憶制御手段に送信する仲介手段と、 前記仲介手段が送信した前記信号を用いて、前記アクセス先と当該アクセス先に対するアクセスの内容とを示すアクセスログを生成して、当該アクセスログを第1記憶手段に記憶させるログ記憶制御手段と、 前記CPUに対してエラーが発生したことを検出する検出手段と、 前記エラーが発生したことが検出された場合に、前記第1記憶手段に記憶された前記アクセスログを第2記憶手段に記憶させるメモリ制御手段とを備える ことを特徴とする情報処理装置。
IPC (1件)：
G06F 11/34
FI (2件)：
G06F11/34 B ,  G06F11/34 P
Fターム (3件)：
5B042KK07 ,  5B042MA06 ,  5B042MA09
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM