特許

J-GLOBAL ID：200903024438620879

デバイス及び該デバイスを使用する画像形成装置

発明者： 武内 浩昭
出願人/特許権者： 株式会社リコー
代理人 (2件)： 武 顕次郎 ,  橘 昭成
公報種別：公開公報
出願番号（国際出願番号）：特願2004-190120
公開番号（公開出願番号）：特開2006-011969
出願日： 2004年06月28日
公開日（公表日）： 2006年01月12日
要約：

【課題】CPUのアクセス内容をトレースすることを可能とし、障害解析を容易に行うことができるようにしたCPUアクセス分析機能を有するデバイスを得る。【解決手段】CPU110によってアクセスされたアドレスに基づいて、アクセス先がどこであるかを判定するデコード回路111と、CPUがアクセスした内容を分析するアクセス分析回路117と、アクセス分析結果を出力するログ受送信DMA120とを備える。アクセス分析回路は、アクセス分析結果の保存先として、デバイスに内蔵される内部RAM119、外付けRAM11、IOデバイス14の何れかを選択可能である。【選択図】 図1

請求項（抜粋）：

CPUを内蔵、あるいは、CPUが外付けされ、外付けRAM、ROM、IOデバイス、シリアル通信用のインターフェースを有するデバイスにおいて、前記CPUによってアクセスされたアドレスに基づいて、アクセス先がどこであるかを判定するデコード回路と、CPUがアクセスした内容を分析するアクセス分析回路と、アクセス分析結果を出力するログ受送信DMAとを備えることを特徴とするデバイス。

IPC (3件)：

G06F 11/30 ,  G06F 3/12 ,  G06T 1/20

FI (3件)：

G06F11/30 320E ,  G06F3/12 K ,  G06T1/20 A

Fターム (18件)：

5B021AA01 ,  5B021BB10 ,  5B021BB11 ,  5B042GA32 ,  5B042HH01 ,  5B042HH48 ,  5B042JJ41 ,  5B042LA09 ,  5B042MA08 ,  5B042MA09 ,  5B042MA14 ,  5B042MB05 ,  5B042MC03 ,  5B042MC08 ,  5B057CH01 ,  5B057CH11 ,  5B057CH14 ,  5B057CH16

引用特許：

出願人引用 (2件)

• メモリアクセス評価方式
  公報種別：公開公報   出願番号：特願平8-203763   出願人：富士通株式会社
• DMA転送方式
  公報種別：公開公報   出願番号：特願2001-290425   出願人：株式会社リコー

審査官引用 (2件)

• プロセッサ内蔵半導体集積回路装置
  公報種別：公開公報   出願番号：特願平11-140411   出願人：三菱電機株式会社
• MPUのトレース装置
  公報種別：公開公報   出願番号：特願平4-134295   出願人：日立電子エンジニアリング株式会社