特許

J-GLOBAL ID：201103050244410988

ブロック・サイズを変更可能なキャッシュ・メモリ・システム

発明者： 甲斐 康司 ,  井上 弘士 ,  村上 和彰
出願人/特許権者： 松下電器産業株式会社
代理人 (2件)： 小堀 益 ,  堤 隆人
公報種別：特許公報
出願番号（国際出願番号）：特願平11-071021
公開番号（公開出願番号）：特開平11-328014
特許番号：特許第4071886号
出願日： 1999年03月16日
公開日（公表日）： 1999年11月30日
請求項（抜粋）：

【請求項1】 主記憶に記憶しているデータを一時的に記憶するキャッシュ・メモリを備え、プロセッサが前記キャッシュ・メモリにアクセスするキャッシュ・メモリ・システムであって、 前記キャッシュ・メモリと前記主記憶との間で置き換えるデータのサイズを、前記キャッシュ・メモリ内の予め定めた大きさの複数の記憶空間毎に記憶するブロック・サイズ情報記憶手段を備え、 前記キャッシュ・メモリ内の前記記憶空間に対する前記プロセッサのアクセスがキャッシュ・ミスを起こした時に、 前記キャッシュ・メモリ内の前記キャッシュ・ミスを起こした前記記憶空間と前記主記憶との間で、 前記ブロック・サイズ情報記憶手段に記憶している前記サイズの中で、前記キャッシュ・ミスを起こした前記記憶空間に該当するブロック・サイズで、 データを置き換える手段を備えたキャッシュ・メモリ・システムにおいて、 前記プロセッサが出力するアクセス・アドレスは、タグ・アドレスとインデックス・アドレスとバンク・アドレスとバンク内オフセットの各フィールドを備え、 前記キャッシュ・メモリは少なくとも二つのキャッシュ・バンクから成り、 前記の各キャッシュ・バンクは、前記バンク内オフセットで指定する語数のデータを記憶するエレメントの集合から成るデータ・アレイと、前記データ・アレイの各エレメントに記憶しているデータが有効であるか否かを記憶する有効フラグの集合から成る有効フラグ・アレイと、前記データ・アレイの各エレメントに記憶しているデータの各タグ・アドレスを記憶するタグ・アレイを有し、 前記データ・アレイと前記有効フラグ・アレイと前記タグ・アレイとは、それぞれ、前記インデックス・アドレスによって指定された前記エレメントのデータと、当該データの有効フラグの値と、当該データのタグ・アドレスとを出力するものであり、 さらに前記の各キャッシュ・バンクは、前記有効フラグの値が前記エレメントに有効なデータを記憶していることを示すときに、前記タグ・アレイが出力したタグ・アドレスと前記アクセス・アドレス中のタグ・アドレスとを比較して比較結果を出力する比較器を備え、 前記バンク・アドレスによって指定された前記キャッシュ・バンクの比較器の比較結果を選択して出力する第1のマルチプレクサと、 前記キャッシュ・メモリ内の前記記憶空間毎の前記サイズを、前記インデックス・アドレスで参照する前記ブロック・サイズ情報記憶手段と、 前記キャッシュ・メモリと前記主記憶との間でデータを置き換える制御を行うメモリ・アクセス制御回路とを備え、 前記メモリ・アクセス制御回路が、前記プロセッサが前記アクセス・アドレスを出力した時に、前記第1のマルチプレクサの出力によってキャッシュ・ミスが起きたか否かを判定し、キャッシュ・ミスが起きた時には、前記メモリ・アクセス制御回路が、前記ブロック・サイズ情報記憶手段に記憶している前記サイズの中で、前記キャッシュ・ミスを起こした前記記憶空間に該当するブロック・サイズで、前記キャッシュ・ミスを起こした前記記憶空間と前記アクセス・アドレスによって指定された前記主記憶との間でデータを置き換えることを特徴とするキャッシュ・メモリ・システム。

IPC (1件)：

G06F 12/08 ( 200 6.01)

FI (4件)：

G06F 12/08 507 B ,  G06F 12/08 507 C ,  G06F 12/08 507 Z ,  G06F 12/08 501 D

引用特許：

出願人引用 (7件)

• 情報処理装置
  公報種別：公開公報   出願番号：特願平5-276721   出願人：株式会社日立製作所
• 特開平1-290052
  
• 特開平1-290050
  
• キャッシュメモリシステム
  公報種別：公開公報   出願番号：特願平3-348636   出願人：日本電気株式会社
• 特開平4-054653
  
• 特開昭63-106849
  
• 特開昭61-210446
  

審査官引用 (7件)

• 情報処理装置
  公報種別：公開公報   出願番号：特願平5-276721   出願人：株式会社日立製作所
• 特開平1-290052
  
• 特開平1-290050
  
• キャッシュメモリシステム
  公報種別：公開公報   出願番号：特願平3-348636   出願人：日本電気株式会社
• 特開平4-054653
  
• 特開昭63-106849
  
• 特開昭61-210446
  

引用文献：

出願人引用 (2件)

• PPRAMRmf仕様に準拠したパイロット・チップPPRAMRmf256-4の開発
• DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提

審査官引用 (2件)

• PPRAMRmf仕様に準拠したパイロット・チップPPRAMRmf256-4の開発
• DRAM/ロジック混載LSIの高オンチップ・メモリバンド巾を活用する動的可変ラインサイズ・キャッシュ方式の提