特許
J-GLOBAL ID:201103051915002193

エピタキシャルウェーハおよびその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 森 道雄 ,  松永 英幸
公報種別:公開公報
出願番号(国際出願番号):特願2009-161675
公開番号(公開出願番号):特開2011-018739
出願日: 2009年07月08日
公開日(公表日): 2011年01月27日
要約:
【課題】エピタキシャル成長速度の方位依存性が低減され、またさらに、ウェーハのエッジロールオフで表される平坦度が良好に維持されたエピタキシャルウェーハおよびその製造方法を提供する。【解決手段】原料ガスとしてジクロロシランを使用し、900〜1150°C、望ましくは1000〜1150°Cの温度範囲内でシリコンウェーハの表面にシリコン層をエピタキシャル成長させ、得られるエピタキシャルウェーハの成長速度方位依存性を低減させ、または、さらにエピタキシャルウェーハのエッジロールオフで評価される平坦度を優れたものとする。半導体デバイスの高集積化に対応することができ、また、平坦度に優れているので、デバイス製造における高歩留りを維持できる。【選択図】図1
請求項(抜粋):
シリコンウェーハの表面にシリコン層をエピタキシャル成長させるエピタキシャルウェーハの製造方法において、 原料ガスとしてジクロロシランを使用し、900〜1150°Cの温度範囲内でエピタキシャル成長させ、 得られるウェーハのエピタキシャル成長速度の方位依存性を低減させることを特徴とするエピタキシャルウェーハの製造方法。
IPC (2件):
H01L 21/205 ,  C23C 16/24
FI (2件):
H01L21/205 ,  C23C16/24
Fターム (23件):
4K030AA06 ,  4K030AA17 ,  4K030BA29 ,  4K030BB02 ,  4K030CA04 ,  4K030CA12 ,  4K030DA01 ,  4K030FA10 ,  4K030JA10 ,  4K030LA15 ,  5F045AA01 ,  5F045AA03 ,  5F045AB02 ,  5F045AC05 ,  5F045AC18 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AF03 ,  5F045BB02 ,  5F045EB15 ,  5F045EE12 ,  5F045EK26
引用特許:
審査官引用 (3件)

前のページに戻る