特許

J-GLOBAL ID：201103053817682154

半導体装置およびその製造方法

発明者： 堀川 貢弘
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (1件)： 菅野 中
公報種別：特許公報
出願番号（国際出願番号）：特願平11-172212
公開番号（公開出願番号）：特開2001-007302
特許番号：特許第3420116号
出願日： 1999年06月18日
公開日（公表日）： 2001年01月12日
請求項（抜粋）：

【請求項1】 メモリセルの拡散層がn型である半導体メモリであって、n型領域を有し、前記n型領域は、少なくとも素子分離領域となる酸化膜下のp型ウェルの直下に形成されたものであり、前記n型領域の濃度は、前記n型拡散層の濃度よりも低くなく、前記n型領域は、前記n型拡散層より強いゲッタリング領域として設けられたものであることを特徴とする半導体メモリ。

IPC (3件)：

H01L 21/8242 ,  H01L 21/76 ,  H01L 27/108

FI (2件)：

H01L 27/10 621 B ,  H01L 21/76 E

引用特許：

審査官引用 (5件)

• 特開平3-038044
  
• 特開平2-306622
  
• 半導体デバイスの三重ウェル形成方法
  公報種別：公開公報   出願番号：特願平9-019368   出願人：エルジイ・セミコン・カンパニイ・リミテッド
• 半導体装置
  公報種別：公開公報   出願番号：特願平7-159448   出願人：株式会社東芝
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-195438   出願人：新日本製鐵株式会社