特許
J-GLOBAL ID：201103055904427821
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
稲垣 清
公報種別：特許公報
出願番号（国際出願番号）：特願平11-193083
公開番号（公開出願番号）：特開2001-023984
特許番号：特許第3312650号
出願日： 1999年07月07日
公開日（公表日）： 2001年01月26日
請求項（抜粋）：
【請求項1】 半導体基板上に、エッチングストッパー膜、層間膜、IR損低減膜の下地膜、IR損低減膜を順次成膜する工程と、続いてフォトレジストを所望のパターンに形成して前記IR損低減膜、前記下地膜、前記層間膜、前記エッチングストッパー膜をエッチングしてトレンチパターン又はビアパターンを形成する工程と、前記フォトレジストを除去した後、半導体基板全面にバリア膜、シード膜を成膜する工程と、前記IR損低減膜を電解めっきの下地として機能させて半導体基板全面にCuめっき膜を形成する工程と、前記Cuめっき膜、前記シード層、前記バリア層、前記IR損低減膜、前記下地膜をCMPにより除去してCuダマシン配線を形成する工程と、からなることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/3205
, H01L 21/28 301
, H01L 21/768
H01L 21/28 301 R
, H01L 21/88 M
, H01L 21/90 A
