特許
J-GLOBAL ID:201103057092462612

フラッシュメモリセル及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 服部 雅紀
公報種別:特許公報
出願番号(国際出願番号):特願平11-266732
公開番号(公開出願番号):特開2000-124431
特許番号:特許第3987247号
出願日: 1999年09月21日
公開日(公表日): 2000年04月28日
請求項(抜粋):
【請求項1】 半導体基板と、 前記半導体基板上にゲート絶縁膜を介在して形成され、前記半導体基板の所定領域を露出させる第1導電膜と、 前記第1導電膜により露出された半導体基板の表面に形成されたトンネル酸化膜と、 前記トンネル酸化膜上に形成されて前記トンネル酸化膜両側の第1導電膜の上部まで延長され、第2導電膜で形成された浮遊ゲートと、 前記浮遊ゲートの上部に形成されて前記浮遊ゲート周辺で前記第1導電膜と電気的に連結され、前記第1導電膜と共に制御ゲート電極を構成する第3導電膜と、 前記浮遊ゲートと前記第1導電膜との間に介された第1層間絶縁膜及び前記浮遊ゲートと前記第3導電膜との間に介された第2層間絶縁膜から構成された層間絶縁膜とを含むフラッシュメモリセル。
IPC (4件):
H01L 21/8247 ( 200 6.01) ,  H01L 27/115 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01)
FI (2件):
H01L 27/10 434 ,  H01L 29/78 371
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る