特許
J-GLOBAL ID：201103057289727456

半導体記憶装置

発明者：
藤原 淳

藤原 淳 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：特許公報
出願番号（国際出願番号）：特願2000-326599
公開番号（公開出願番号）：特開2002-133893
特許番号：特許第3680725号
出願日： 2000年10月26日
公開日（公表日）： 2002年05月10日
請求項（抜粋）：
【請求項1】 複数の正規メモリセル群と、前記複数の正規メモリセル群と連続して順序付けられた少なくとも1つの予備メモリセル群と、前記複数の正規メモリセル群と各々対応するよう設けられた複数の正規メモリセル群選択線と、前記予備メモリセル群に対応して設けられた少なくとも1つの予備メモリセル群選択線と、アドレスに従って複数のアドレス選択線のいずれかを選択する正規選択手段と、予備選択信号に従って予備選択線を選択する予備選択手段と、前記複数のアドレス選択線の各々に対して、前記複数の正規メモリセル群選択線のうち対応する正規メモリセル群選択線、あるいは前記対応する正規メモリセル群選択線と連続して順序付けられた少なくとも1つの正規メモリセル群選択線又は予備メモリセル群選択線を結合する選択結合手段と、前記予備選択線に対して前記予備メモリセル群選択線を選択的に結合する予備選択結合手段と、前記選択結合手段及び予備選択結合手段に結合され、欠陥メモリセル群の置き換えを行わない場合には、前記複数の正規メモリセル群選択線が前記複数のアドレス選択線に各々結合されるとともに前記予備メモリセル群選択線が前記予備選択線に結合され、欠陥メモリセル群の置き換えを行う場合には、前記複数の正規メモリセル群のうち、欠陥メモリセル群を除いた正規メモリセル群及び予備メモリセル群に対応する複数の正規メモリセル群選択線及び予備メモリセル群選択線が、前記複数のアドレス選択線に各々結合されるよう前記選択結合手段及び予備選択結合手段を制御する選択制御手段と、前記予備選択手段によって前記予備メモリセルを選択するかどうかを示す予備選択手段選択フラグを保持するレジスタ部とを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
G11C 29/00 ,  G11C 16/06
FI (2件)：
G11C 29/00 603 H ,  G11C 17/00 639 A
引用特許：
出願人引用 (4件)
  • 特開平3-008200
  • 冗長回路
    公報種別：公開公報   出願番号：特願平6-139757   出願人：富士通株式会社
  • スタティック・ワード線冗長メモリ・デバイス
    公報種別：公表公報   出願番号：特願平9-500101   出願人：インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM