特許
J-GLOBAL ID：201103058161542930

配線設計方法及び設計支援装置

発明者：
鈴木 賢司

鈴木 賢司 について

, 
坂野 幸司

坂野 幸司 について

, 
筬島 亨

筬島 亨 について


出願人/特許権者：
富士通マイクロエレクトロニクス株式会社

富士通マイクロエレクトロニクス株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：特許公報
出願番号（国際出願番号）：特願2000-067788
公開番号（公開出願番号）：特開2001-257265
特許番号：特許第4493787号
出願日： 2000年03月10日
公開日（公表日）： 2001年09月21日
請求項（抜粋）：
【請求項1】 各々が一つの回路ブロックである複数のモジュールを含む半導体装置において回路の配線を決定する方法であって、 互いに接続するモジュールのモジュール端子を同一のレイヤーに配置し、 該レイヤー以下の一つ或いは複数のレイヤーを用いて該互いに接続するモジュールのうちで物理レイアウトが決まっていないモジュールと接続するモジュールの各々の内部で該モジュール端子につながる配線を決定し、 該レイヤー以下の一つ或いは複数のレイヤーを用いて該モジュール端子間を接続する配線を決定し、 該互いに接続するモジュールの一方である第1のモジュールが、内部配線が決定済みである場合には、該第1のモジュールの使用する最上位層を検出し、 該互いに接続するモジュールのもう一方である第2のモジュールで、該最上位層と同一の層まで到達するように、該モジュール端子につながる配線を決定する 各段階を含むことを特徴とする配線設計方法。
IPC (2件)：
H01L 21/82 ( 200 6.01) ,  G06F 17/50 ( 200 6.01)
FI (2件)：
H01L 21/82 C ,  G06F 17/50 658 H
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM