特許
J-GLOBAL ID：201103061889793115

デブースト電流経路を有するマルチ線形性モードLNA

発明者：
チャン、リ-チュン

チャン、リ-チュン について


出願人/特許権者：
クゥアルコム・インコーポレイテッド

クゥアルコム・インコーポレイテッド について


代理人 (18件)： 蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公表公報
出願番号（国際出願番号）：特願2010-541506
公開番号（公開出願番号）：特表2011-509048
出願日： 2008年12月27日
公開日（公表日）： 2011年03月17日
要約：
【解決手段】修正された微分重ね合わせ(DS)低ノイズ増幅器(LNA)は、メイン電流経路とキャンセル電流経路を含む。キャンセル経路の三次歪みは、メイン経路の三次歪みをキャンセルするために使用される。新規な一側面では、分離されたソース・ディジェネレーション・インダクタが、2つの電流経路の各々につきあり、これにより他方の電流経路に影響を与えることなく、一方の電流経路の調整を容易にする。第2の新規な側面では、LNA負荷を通過しないデブースト電流経路が設けられる。デブースト電流は、ヘッドルームの問題を生じさせることなく、ネガティブ・フィードバックを増加させる。第3の新規な側面では、キャンセル電流経路及び/またはデブースト電流経路がプログラマブルにディセーブルとされて、高線形性を求めない動作モードにおいて電力消費を低減し、ノイズ量を改善する。【選択図】図5
請求項（抜粋）：
飽和領域にバイアスされ、ゲートが入力ノードに結合された第1電界効果トランジスタ(FET)と、 サブスレショルド領域にバイアスされ、ゲートが前記第1FETの前記ゲートに結合され、ドレインが前記第1FETのドレインに結合された第2FETと、 前記第1FETのソースをグランドノードに結合する第1ディジェネレーション・インダクタンス(degeneration inductance)と、 前記第2FETのソースをグランドノードに結合し、少なくとも1ナノヘンリーの第2ディジェネレーション・インダクタンスと を備える微分重ね合わせ(DS)低ノイズ増幅器。
IPC (2件)：
H03F 1/32 ,  H03F 3/193
FI (2件)：
H03F1/32 ,  H03F3/193
Fターム (21件)：
5J500AA01 ,  5J500AA13 ,  5J500AA21 ,  5J500AC21 ,  5J500AC36 ,  5J500AC41 ,  5J500AF11 ,  5J500AH10 ,  5J500AH29 ,  5J500AH33 ,  5J500AK14 ,  5J500AM04 ,  5J500AM17 ,  5J500AM21 ,  5J500AQ04 ,  5J500AS13 ,  5J500AT01 ,  5J500AT02 ,  5J500AT03 ,  5J500LV05 ,  5J500LV07
引用特許：
出願人引用 (3件) 審査官引用 (3件)
引用文献：
出願人引用 (3件)

前のページに戻る

TOP

BOTTOM