特許
J-GLOBAL ID：201103062811460345

ビット同期回路

発明者：
直江 仁志

直江 仁志 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 西教 圭一郎 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-173669
公開番号（公開出願番号）：特開2001-007794
特許番号：特許第3378831号
出願日： 1999年06月21日
公開日（公表日）： 2001年01月12日
請求項（抜粋）：
【請求項1】 ビットデータをビットレート以上の速度のサンプリングレートでオーバーサンプリングし、サンプルした結果をサンプリングレートに比べて遅いレートで並列出力するデータサンプル回路と、該データサンプル回路により並列出力されたデータを基にビットデータの立上り又は立下りの点を検出する変化点検出回路と、該変化点検出回路の出力により前記データサンプル回路のどのデータを選択するかを決定する選択値設定回路と、該選択値設定回路からの出力により前記データサンプル回路からのデータを選択するデータセレクト回路とを備え、シリアル通信の受信回路に用いられるビット同期回路であって、前記変化点検出回路からのデータを保持し、検出された変化点と保持している変化点が違った場合に、段階的にその保持しているデータを変化させる機能を有し、その出力を前記選択値設定回路に入力する変化点保持回路と、前記データセレクト回路の出力を入力とする同期式FIFOとを備えたことを特徴としたビット同期回路。
IPC (1件)：
H04L 7/02
FI (1件)：
H04L 7/02 Z
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM