特許
J-GLOBAL ID：201103063184930159

半導体メモリのリフレッシュの影響を全く受けないようにする読出し/書込みバッファ及びその動作方法

発明者：
ウィンギュ・リュング

ウィンギュ・リュング について

, 
スー、フ-チェー

スー、フ-チェー について


出願人/特許権者：
モノリシック・システム・テクノロジー・インコーポレイテッド

モノリシック・システム・テクノロジー・インコーポレイテッド について


代理人 (1件)： 大島 陽一
公報種別：特許公報
出願番号（国際出願番号）：特願2000-572859
特許番号：特許第4025509号
出願日： 1999年10月01日
請求項（抜粋）：
【請求項1】 メモリ装置であって、 それぞれが、データ値を保持するために所定の時間内でリフレッシュされなければならない、複数のバンクに形成された複数のメモリセルと、 前記メモリセルのアクセス及びリフレッシュをするための制御回路であって、リフレッシュ動作の遅延なく、各メモリサイクルの間に前記メモリセルへのランダムなアクセスが可能であり、バンクに保留中の外部アクセスリクエストがない場合に限って、前記バンクのリフレッシュ動作が実行され、前記所定のリフレッシュ時間内で前記メモリセルの全てを常にリフレッシュするように形成された、該制御回路とを含み、 前記制御回路が、各バンク内でリフレッシュ動作を独立して制御し、それによって保留中の外部アクセスリクエストがない複数のバンクにおいて同時にリフレッシュ動作を行うことを可能にし、 前記制御回路が、スタティックRAM(SRAM)キャッシュを含み、 前記メモリ装置が、 前記バンクが並列に接続され、かつ前記バンクの任意の1つから読出すデータが供給される読出しバッファと、 前記SRAMキャッシュと前記読出しバッファとの間に接続されたキャッシュ書込みバッファとを更に含むことを特徴とするメモリ装置。
IPC (7件)：
G11C 11/403 ( 200 6.01) ,  G06F 12/00 ( 200 6.01) ,  G11C 11/407 ( 200 6.01) ,  G11C 11/406 ( 200 6.01) ,  G11C 11/401 ( 200 6.01) ,  G11C 11/41 ( 200 6.01) ,  G11C 11/413 ( 200 6.01)
FI (11件)：
G11C 11/34 363 M ,  G06F 12/00 550 B ,  G06F 12/00 560 B ,  G06F 12/00 597 N ,  G11C 11/34 362 S ,  G11C 11/34 363 K ,  G11C 11/34 362 H ,  G11C 11/34 371 Z ,  G11C 11/34 363 N ,  G11C 11/34 Z ,  G11C 11/34 J
引用特許：
審査官引用 (6件)
  • 記憶装置及びDRAMの制御方法
    公報種別：公開公報   出願番号：特願平7-333652   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション
  • リフレッシュ装置を有する半導体装置
    公報種別：公開公報   出願番号：特願平9-288643   出願人：現代電子産業株式会社
  • 特開平4-313127
全件表示

前のページに戻る

TOP

BOTTOM