特許
J-GLOBAL ID:201103063712023290
半導体装置
発明者:
出願人/特許権者:
代理人 (2件):
吉竹 英俊
, 有田 貴弘
公報種別:特許公報
出願番号(国際出願番号):特願2000-239405
公開番号(公開出願番号):特開2002-057286
特許番号:特許第4573963号
出願日: 2000年08月08日
公開日(公表日): 2002年02月22日
請求項(抜粋):
【請求項1】 互いに導電型が異なる2個のバイポーラトランジスタを有し当該2個のバイポーラトランジスタの一方トランジスタのベースが他方トランジスタのコレクタに接続され、前記一方トランジスタのコレクタが前記他方トランジスタのベースに接続された半導体制御整流器と、
前記一方トランジスタのコレクタとエミッタに、逆並列に接続されたダイオードと、
2個の抵抗素子と、を備え、
前記2個のバイポーラトランジスタの各々のベースとエミッタとが、前記2個の抵抗素子の一つを通じて接続されており、
前記2個のバイポーラトランジスタと前記2個の抵抗素子と前記ダイオードとが、SOI基板のSOI層に形成されており、
前記SOI層の主面に部分分離層が選択的に形成されており、前記2個の抵抗素子は、前記部分分離層と埋込絶縁膜とに挟まれた前記SOI層の部分に形成されており、
前記部分分離層と前記埋込絶縁膜とに挟まれた前記SOI層の別の部分に形成されている別の2個の抵抗素子を、さらに備え、
前記一方トランジスタのコレクタと前記2個の抵抗素子の一方との接続部と前記他方トランジスタのベースとの間、および前記他方トランジスタのコレクタと前記2個の抵抗素子の他方との接続部と前記一方トランジスタのベースとの間に、前記別の2個の抵抗素子の一方と他方とが個別に介挿されており、
前記SOI層の前記部分の不純物濃度よりも前記SOI層の前記別の部分の不純物濃度が高く、それによって、前記2個の抵抗素子の抵抗よりも前記別の2個の抵抗素子の抵抗が低く設定されている半導体装置。
IPC (4件):
H01L 21/822 ( 200 6.01)
, H01L 27/04 ( 200 6.01)
, H01L 21/76 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
FI (3件):
H01L 27/04 H
, H01L 21/76 L
, H01L 29/78 623 Z
引用特許:
出願人引用 (4件)
-
MOS入力保護回路
公報種別:公開公報
出願番号:特願平7-131072
出願人:日本電信電話株式会社
-
保護構造
公報種別:公開公報
出願番号:特願平11-071394
出願人:イーエムマイクロエレクトロニック-マリンソシエテアノニム
-
半導体集積回路装置およびその製造方法
公報種別:公開公報
出願番号:特願平10-053997
出願人:株式会社日立製作所