特許
J-GLOBAL ID：201103063842594672
CRC生成部およびCRC計算装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-229449
公開番号（公開出願番号）：特開2001-053621
特許番号：特許第3302950号
出願日： 1999年08月13日
公開日（公表日）： 2001年02月23日
請求項（抜粋）：
【請求項1】(a)送信すべき1または、複数の有効バイトデータを含む送信データを格納する複数バイト長の送信データレジスタ(b)前記送信データの各バイトの有効・無効を示すバイト単位のバイト有効信号を格納するバイト有効レジスタと、(c)前記送信データレジスタの出力と、前記バイト有効レジスタの出力との論理積を算出するAND回路と、(d)CRCの途中結果または初期値を格納するCRC途中結果レジスタと、(e)前記CRC途中結果レジスタの出力と前記AND回路の出力との排他的論理和を作成するXOR回路と、(f)前記XOR回路の出力からCRCを生成するCRC計算回路と、(g)前記バイト有効レジスタの最終バイトに対するバイト有効信号が有効を示す場合には前記CRC計算回路の出力を選択し、最終バイトに対するバイト有効信号が無効を示す場合には前記XOR回路の出力を選択し、CRCの途中結果または最終結果として出力する第1の選択回路と、(h)前記第1の選択回路の出力をデータ受信装置対応に保持する1以上の受信対応レジスタと、(i)前記第1の選択回路の出力のCRCの途中結果、前記1以上の受信対応レジスタの出力のCRCの途中結果、CRCの初期値のいずれかを選択し、前記CRC途中結果レジスタに出力する第2の選択回路と、を有することを特徴とするCRC生成部。
IPC (2件)：
H03M 13/09
, G06F 11/10 330
H03M 13/09
, G06F 11/10 330 C
