特許
J-GLOBAL ID：201103065461914142

バイト同期機能付きデマルチプレクサ回路

発明者：
川合 健治

川合 健治 について

, 
市野 晴彦

市野 晴彦 について


出願人/特許権者：
日本電信電話株式会社

日本電信電話株式会社 について


代理人 (1件)： 和泉 良彦 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-361173
公開番号（公開出願番号）：特開2001-177490
特許番号：特許第3411873号
出願日： 1999年12月20日
公開日（公表日）： 2001年06月29日
請求項（抜粋）：
【請求項1】ビット列として表現されたSDHフレーム信号と、該SDHフレーム信号に同期するSDHクロック信号と、バイト同期機能のイネーブルと、ディスエーブルを指示するバイト同期イネーブル信号とを入力し、該バイト同期イネーブル信号がイネーブルのとき、該SDHフレーム信号からバイト境界を検出し、検出後に入力する該SDHフレーム信号を、検出したバイト境界を基準としてバイト単位で並列化して、バイト並列化SDHフレーム信号を出力し、該バイト同期イネーブル信号がディスエーブルのとき、該バイト同期イネーブル信号がディスエーブルに変化する直前のバイト境界を基準としてバイト単位で並列化して、バイト並列化SDHフレーム信号を出力するバイト同期機能付きデマルチプレクサ回路において、バイト同期機能付きデマルチプレクサ回路が、該SDHフレーム信号と該SDHクロック信号とを入力し、該SDHフレーム信号から、該SDHフレーム信号のバイト境界を示す4ビット以上のあらかじめ決められた固定ビットパターンを検出し、検出したことを示すパターン検出信号を出力するパターン検出部と、該SDHフレーム信号と該SDHクロック信号と該バイト同期イネーブル信号と該パターン検出信号とを入力し、該バイト同期イネーブル信号がイネーブルの状態において該パターン検出信号が最も新しく検出を示した時点を基準として、1バイト分のビット数の該SDHフレーム信号が入力される毎に、該SDHフレーム信号を1バイト幅で並列化し、該バイト並列化SDHフレーム信号として出力するバイト並列化部と、から構成されていることを特徴とするバイト同期機能付きデマルチプレクサ回路。
IPC (4件)：
H04J 3/00 ,  H03M 9/00 ,  H04J 3/06 ,  H04L 7/08
FI (4件)：
H04J 3/00 U ,  H03M 9/00 C ,  H04J 3/06 D ,  H04L 7/08 A
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM