特許
J-GLOBAL ID:201103065499644726
半導体装置およびその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (2件):
上柳 雅誉
, 須澤 修
公報種別:特許公報
出願番号(国際出願番号):特願平11-234577
公開番号(公開出願番号):特開2001-060654
特許番号:特許第3726579号
出願日: 1999年08月20日
公開日(公表日): 2001年03月06日
請求項(抜粋):
【請求項1】 素子が形成された半導体チップの複数を積層した半導体装置において、 上方に位置する半導体チップは、半導体基板の電極部に形成した貫通穴と、前記貫通穴に設けられ、前記貫通穴の一方から他方の面に延在するとともに、前記半導体基板から突出した接続部からなるスタッドバンプを有し、 下方に位置する半導体チップの電極部は、前記スタッドバンプの接続部を介して、前記上方に位置する半導体チップの電極部に電気的に接続してなることを特徴とする半導体装置。
IPC (3件):
H01L 25/065
, H01L 25/07
, H01L 25/18
FI (1件):
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る