データ処理装置

発明者： ,
出願人/特許権者：
代理人 (2件)：吉田研二 , 石田純
公報種別：公開公報
出願番号（国際出願番号）：特願2010-054133
公開番号（公開出願番号）：特開2011-186981
出願日： 2010年03月11日
公開日（公表日）： 2011年09月22日
要約：

【課題】再構成可能回路上に同時に再構成可能な回路をまとめて再構成して起動する方式よりも、データ処理を高速化できるようにする。【解決手段】再構成制御回路200は、従来ならFPGA100上に同時に再構成していたブロックA、B、C(これらはこの順にパイプラインを構成する)を、先頭のブロックAから順に1つずつ再構成していく。ブロックAが再構成されると、これを起動してデータ処理を実行させ、これと並行してブロックBを再構成する。ブロックBが再構成されると、これを起動してデータ処理を実行させ、これと並行してブロックCを再構成する。ブロックCの再構成が完了した後は、ブロックA、B、Cは同時に動作してパイプライン処理を実行する。【選択図】図1

請求項（抜粋）：

回路構成を部分的に再構成可能な再構成可能回路と、前記再構成可能回路の回路構成の再構成を制御する再構成制御手段と、を備え、前記再構成制御手段は、 1つのパイプラインを構成し且つ前記再構成可能回路上に同時に再構成可能な複数の部分回路を、前記パイプラインの先頭の部分回路から順に前記再構成可能回路上に再構成し、再構成された部分回路から順に起動していく、ことを特徴とするデータ処理装置。

IPC (1件)：

G06F 11/00

FI (1件)：

G06F9/06 630A

Fターム (1件)：

5B376CA68

引用特許：

審査官引用 (4件)

半導体装置
公報種別：公開公報出願番号：特願2006-084190 出願人：株式会社東芝
情報処理システム
公報種別：公開公報出願番号：特願平11-054137 出願人：富士ゼロックス株式会社
処理装置
公報種別：公開公報出願番号：特願2007-070803 出願人：三洋電機株式会社

全件表示

前のページに戻る