特許
J-GLOBAL ID:200903019740563953

処理装置

発明者:
出願人/特許権者:
代理人 (1件): ▲角▼谷 浩
公報種別:公開公報
出願番号(国際出願番号):特願2007-070803
公開番号(公開出願番号):特開2007-188528
出願日: 2007年03月19日
公開日(公表日): 2007年07月26日
要約:
【課題】 所期の回路の高速なマッピングを実現することが可能なリコンフィギュラブル回路を備えた処理装置を提供する。【解決手段】 サイクル毎に、異なる回路の分割回路をリコンフィギュラブル回路12の各段に順番に処理の流れに従ってそれぞれ割りつける。本方式の如く、リコンフィギュラブル回路12の各段で、それぞれ別の回路をマッピングし、複数の演算処理を並列して実行することにより、高速なマッピングに伴う高速な所期の回路の構成すなわち高速な論理動作を実現することができる。【選択図】 図7
請求項(抜粋):
機能および接続関係の変更が可能なリコンフィギュラブル回路と、 所期の回路の一部分を構成する分割ユニットを表現するための設定データを記憶し、前記リコンフィギュラブル回路に供給するための設定部と、 前記リコンフィギュラブル回路に前記所期の回路を構成するために複数の設定データを順次供給するように前記設定部を制御する制御部とを備え、 前記リコンフィギュラブル回路は、内部の状態を保持する状態保持回路を少なくとも1つ有し、 前記リコンフィギュラブル回路は、前記状態保持回路の配置により、複数段のリコンフィギュラブルユニットに分割され、 前記制御部は、複数の所期の回路を構成する場合に、各回路の一部分を構成する分割ユニットを前記複数段のリコンフィギュラブルユニットのそれぞれに対して構成するための設定データを処理の流れに従って順番に供給するように前記設定部を制御し、 前記リコンフィギュラブル回路は、N個の状態保持回路の配置により(N+1)段のリコンフィギュラブルユニットに分割され、 前記制御部は、 ある時点での第i番目の状態保持部と第(i+1)番目の状態保持部との間の前記リコンフィギュラブルユニットに対してある所期の回路を構成する分割ユニットの設定データを供給するように前記設定部を制御し、 次の時点での第(i+1)番目の状態保持部と第(i+2)番目の状態保持部との間の前記リコンフィギュラブルユニットに対して処理の流れに従って前記ある所期の回路を構成する次の分割ユニットの設定データを供給するように前記設定部を制御し、第i番目の状態保持部と、第(i+1)番目の状態保持部の間の前記リコンフィギュラブルユニットに対して、異なる所期の回路を構成する分割ユニットの設定データを供給するように前記設定部を制御する、請求項1記載の処理装置。
IPC (1件):
G06F 9/38
FI (1件):
G06F9/38 370X
Fターム (4件):
5B013AA18 ,  5B013DD01 ,  5B013DD02 ,  5B013DD10
引用特許:
出願人引用 (1件) 審査官引用 (4件)
全件表示
引用文献:
審査官引用 (1件)
  • Incremental Reconfiguration for Pipelined Applications

前のページに戻る