特許
J-GLOBAL ID：200903014009281246
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
堀口 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2006-084190
公開番号（公開出願番号）：特開2007-257549
出願日： 2006年03月24日
公開日（公表日）： 2007年10月04日
要約：
【課題】 パイプライン型に接続した複数のリコンフィギュラブル回路のそれぞれに、データを演算する実行回路を遅延無く構築することのできる半導体装置の提供。【解決手段】 データ処理前に回路情報の幾つかを記憶し、データ処理時に規則信号に基づいて回路情報の一つを出力する回路情報制御部101と、その回路情報で実行回路を構築してデータを演算し演算結果を出力する演算器100と、その演算結果を保持し次のサイクルで出力するデータレジスタ102と、規則信号を保持し次のサイクルで出力する制御レジスタ103とをそれぞれ備える複数の演算ユニット10A〜Eを直列に接続した演算パイプラインと、前記演算パイプラインの初段の演算ユニットへの規則信号とデータとを出力するよう制御するコントローラ11とを備える。【選択図】 図2
請求項（抜粋）：
複数種類の演算のそれぞれを予め定められたサイクル毎に行ってデータ処理がなされる半導体装置であって、
データを入力するデータ線と、規則信号を入力する制御線と、データ処理前に前記演算のそれぞれを実現するための回路情報の幾つかを記憶し、データ処理時のあるサイクル時に前記制御線からの規則信号に基づいて回路情報の一つを出力する回路情報制御部と、前記回路情報制御部から出力される一つの回路情報に従って、演算を行うための実行回路を構築し、前記データ線からのデータを前記実行回路で演算し演算後のデータを出力する演算器と、前記演算器からの演算後のデータを保持し次のサイクルで保持したデータを出力するデータレジスタと、前記規則信号を保持し前記次のサイクルで前記規則信号を出力する制御レジスタとをそれぞれ備える複数の演算ユニットを複数段直列に接続するために、データレジスタのデータを次段の演算ユニットのデータ線へ出力し、且つ、制御レジスタの規則信号を次段の演算ユニットの制御線へ出力するよう接続した演算パイプラインと、
前記あるサイクルに、前記演算パイプラインの初段の演算ユニットの制御線への規則信号とデータ線へのデータとを出力するよう制御するコントローラとを具備したことを特徴とする半導体装置。
IPC (3件)：
G06F 7/00
, G06F 9/38
, H03K 19/173
G06F7/00 204
, G06F9/38 310J
, G06F9/38 370B
, H03K19/173 101
5B013AA18
, 5B013DD02
, 5B013DD04
, 5B022AA01
, 5B022AA07
, 5B022CA03
, 5B022FA01
, 5J042BA01
, 5J042BA11
, 5J042CA13
, 5J042CA20
, 5J042DA03
