特許

J-GLOBAL ID：201103069225918876

半導体装置およびその製造方法

発明者： 茶木原 啓 ,  石井 泰之
出願人/特許権者： ルネサスエレクトロニクス株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2010-203164
公開番号（公開出願番号）：特開2011-222938
出願日： 2010年09月10日
公開日（公表日）： 2011年11月04日
要約：

【課題】スプリットゲート構造の不揮発性メモリセルを有する半導体装置において、製造歩留まりを向上できる技術を提供する。【解決手段】給電領域に位置するCGシャント部の選択ゲート電極CGの半導体基板1の主面からの第2高さd2が、メモリセル形成領域の選択ゲート電極CGの半導体基板1の主面からの第1高さd1よりも低くなるように、CGシャント部の選択ゲート電極CGを形成する。【選択図】図3

請求項（抜粋）：

半導体基板に複数のメモリセルがアレイ状に形成された第1メモリセル形成領域および第1給電領域を備える半導体装置であって、 前記第1メモリセル形成領域に形成された前記メモリセルは、 前記半導体基板上に形成された第1絶縁膜からなる第1ゲート絶縁膜と、 前記第1ゲート絶縁膜上に形成された第1導電膜からなり、前記半導体基板の主面からの高さが第1高さである選択ゲート電極と、 前記選択ゲート電極の片側面にサイドウォール状に形成された第2導電膜からなるメモリゲート電極と、 前記選択ゲート電極と前記メモリゲート電極との間に形成され、かつ、前記メモリゲート電極と前記半導体基板との間に形成された第2ゲート絶縁膜とを有し、 前記第1給電領域に、前記半導体基板の主面からの高さが前記第1高さよりも低い第2高さを有する前記選択ゲート電極があり、 前記第2導電膜からなるパッド電極が、前記第1給電領域に形成された前記第2高さを有する前記選択ゲート電極の一部領域に前記第2ゲート絶縁膜を介して乗り上げて形成されており、前記パッド電極は前記第1メモリセル形成領域に形成された前記メモリゲート電極と繋がっていることを特徴とする半導体装置。

IPC (7件)：

H01L 21/824 ,  H01L 27/115 ,  H01L 27/10 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/088 ,  H01L 21/823

FI (6件)：

H01L27/10 434 ,  H01L27/10 471 ,  H01L29/78 371 ,  H01L27/08 102A ,  H01L27/08 102C ,  H01L27/08 102D

Fターム (71件)：

5F048AA01 ,  5F048AA05 ,  5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BA12 ,  5F048BB01 ,  5F048BB03 ,  5F048BB06 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BB16 ,  5F048BC01 ,  5F048BC03 ,  5F048BC05 ,  5F048BC06 ,  5F048BC18 ,  5F048BD04 ,  5F048BD10 ,  5F048BE03 ,  5F048BE05 ,  5F048BF06 ,  5F048BF07 ,  5F048BF15 ,  5F048BF16 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F083EP17 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP36 ,  5F083EP48 ,  5F083EP49 ,  5F083ER02 ,  5F083ER11 ,  5F083ER22 ,  5F083GA27 ,  5F083JA02 ,  5F083JA04 ,  5F083JA35 ,  5F083JA39 ,  5F083LA02 ,  5F083LA12 ,  5F083LA16 ,  5F083LA21 ,  5F083MA05 ,  5F083MA06 ,  5F083MA19 ,  5F083PR43 ,  5F083PR45 ,  5F083PR46 ,  5F083PR52 ,  5F083PR55 ,  5F083PR56 ,  5F083ZA05 ,  5F101BA44 ,  5F101BA45 ,  5F101BA47 ,  5F101BC11 ,  5F101BD07 ,  5F101BD22 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07

引用特許：

審査官引用 (3件)

• 半導体記憶装置およびその製造方法
  公報種別：公開公報   出願番号：特願2006-006026   出願人：株式会社ルネサステクノロジ
• 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願2006-168537   出願人：NECエレクトロニクス株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2006-350933   出願人：株式会社ルネサステクノロジ