特許
J-GLOBAL ID：201103069351327042

配線データ生成方法および当該方法により設計される大規模集積回路装置

発明者：
古茂田 道夫

古茂田 道夫 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (6件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
公報種別：特許公報
出願番号（国際出願番号）：特願平11-221103
公開番号（公開出願番号）：特開2001-044289
特許番号：特許第4315532号
出願日： 1999年08月04日
公開日（公表日）： 2001年02月16日
請求項（抜粋）：
【請求項1】 階層レイアウトによってLSIを設計する際の、配線データの生成を行う配線データ生成方法であって、 ブロックレベル格子配線を生成するステップと、 ブロック内のレイアウトを実行するステップと、 LSIの、前記ブロックの領域以外においてLSIレベルの格子配線を生成するステップとを含み、 前記ブロックレベル格子配線を生成する前記ステップは、ブロック内部の格子配線を当該ブロックに対して適切な間隔で生成するステップを含み、 前記LSIレベルの格子配線を生成する前記ステップは、前記ブロックレベルの格子配線の各々を、前記ブロックレベルの格子配線にそれぞれ最も近い前記LSIレベルの格子配線に接続する接続配線を生成するステップを含む、配線データ生成方法。
IPC (2件)：
H01L 21/82 ( 200 6.01) ,  G06F 17/50 ( 200 6.01)
FI (5件)：
H01L 21/82 W ,  H01L 21/82 B ,  G06F 17/50 654 G ,  G06F 17/50 658 K ,  G06F 17/50 658 U
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM